发明名称 双闸极氧化层的制造方法
摘要 一种双闸极氧化层的制造方法。在提供的基底形成沟渠,藉以将基底区分成多个记忆体电路区与多个逻辑电路区。覆盖一层介电层并填入沟渠中,利用反相式罩幕定义介电层,将逻辑电路区基底上方的部分介电层移除;之后在逻辑电路区的基底申植入掺质,然后再进行化学机械研磨去除沟渠以外的介电层,暴露出基底。对暴露的基底进行热氧化步骤,以全面形成一层闸极氧化层,由于逻辑电路区的基底表面具有掺质,因此形成氧化层的速度会较未掺杂的记忆体电路区慢,所以记忆体电路区形成之闸极氧化层自然较逻辑电路区的闸极氧化层厚。
申请公布号 TW472305 申请公布日期 2002.01.11
申请号 TW089119925 申请日期 2000.09.27
申请人 世界先进积体电路股份有限公司 发明人 刘孟昌;王锡九
分类号 H01L21/28 主分类号 H01L21/28
代理机构 代理人 詹铭文 台北巿罗斯福路二段一○○号七楼之一
主权项 1.一种双闸极氧化层的制造方法,包括下列步骤:提供一基底,其上具有复数个沟渠将该基底区分成复数个记忆体电路区与复数个逻辑电路区;形成一介电层于该基底上,并填入该些沟渠中;去除位于该些逻辑电路区的该基底上之该介电层,以暴露出该基底;透过该反相式罩幕进行一离子植入步骤,以在该些逻辑电路区之该基底中掺入掺质;全面覆盖共形之一阻挡层;形成一旋涂层于该阻挡层上;进行化学机械研磨制程,去除该旋涂层、该阻挡层以及填充于该些沟渠以外之该介电层,以暴露出该基底;进行一道热氧化步骤,以在该基底上形成一闸极氧化层,其中位于该些逻辑电路区上之该闸极氧化层的厚度较位于该些记忆体电路区上之该闸极氧化层之厚度为薄。2.如申请专利范围第1项所述之双闸极氧化层的制造方法,其中掺入该基底之掺质的浓度范围为41013至11017atom/cm2。3.如申请专利范围第1项所述之双闸极氧化层的制造方法,其中该离子植入步骤系以范围为30至80Kev之能量将氮植入该基底。4.如申请专利范围第3项所述之双闸极氧化层的制造方法,其中掺入该基底之掺质的浓度范围为41013至11017atom/cm2。5.如申请专利范围第1项所述之双闸极氧化层的制造方法,其中该阻挡层之材质包括氮氧化矽。6.如申请专利范围第5项所述之双闸极氧化层的制造方法,其中该阻挡层之厚度为200-2000。7.如申请专利范围第1项所述之双闸极氧化层的制造方法,其中该旋涂层之材质包括研浆与光阻材料其中之一。8.如申请专利范围第1项所述之双闸极氧化层的制造方法,其中该热氧化法系在摄氏700度至1200度下进行。9.一种双闸极氧化层的制造方法,包括下列步骤:提供一基底,其上依序覆盖一牺牲氧化层与一阻挡层;定义该基底,以在该基底中形成复数个沟渠,藉以将基底分隔成复数个记忆体电路区与复数个逻辑电路区;形成一介电层覆盖于该阻挡层上,并填入该些沟渠中;形成一光阻层于该介电层上;定义该光阻层,藉以暴露出位于该些逻辑电路区上方之该介电层;去除暴露出来之该介电层,以暴露出该阻挡层;进行一道离子植入步骤,以在该些逻辑电路区之该基底表面形成一掺杂区;去除该光阻层;覆盖一层旋涂层于剩余之该介电层与该阻挡层上;进行化学机械研磨以去除该旋涂层、该阻挡层、该牺牲氧化层以及位于该些沟渠以外之该介电层;以及进行热氧化法于该基底上形成一闸极氧化层。10.如申请专利范围第9项所述之双闸极氧化层的制造方法,其中该阻挡层之材质为氮化矽,其厚度为100-2000。11.如申请专利范围第9项所述之双闸极氧化层的制造方法,其中掺入该基底之掺质的浓度范围为41013至11017atom/cm2。12.如申请专利范围第9项所述之双闸极氧化层的制造方法,其中该离子植入步骤系以范围为30至80Kev之能量将氮植入该基底。13.如申请专利范围第9项所述之双闸极氧化层的制造方法,其中该旋涂层之材质是研浆与光阻材料与氮氧化矽加光阻材料所组成的族群中的一个。14.如申请专利范围第9项所述之双闸极氧化层的制造方法,其中该热氧化法系在摄氏700度至1200度下进行。15.一种双闸极氧化层的制造方法,包括下列步骤:提供一基底,其上具有复数个浅沟渠隔离结构,将该基底区分成复数个记忆体电路区与复数个逻辑电路区;进行离子植入步骤,以在该些逻辑电路区之该基底表面形成一掺杂区;以及进行一道热氧化步骤,以在该基底上形成一闸极氧化层,其中位于该些逻辑电路区上之该闸极氧化层的厚度较位于该些记忆体电路区上之该闸极氧化层二厚度为薄。16.如申请专利范围第15项所述之双闸极氧化层的制造方法,其中该离子植入步骤系以范围为30至80Kev之能量将氮植入该基底。17.如申请专利范围第15项所述之双闸极氧化层的制造方法,其中掺入该基底之掺质的浓度范围为41013至11017atom/cm2。18.如申请专利范围第15项所述之双闸极氧化层的制造方法,其中该热氧化法系在摄氏700度至1200度下进行。图式简单说明:第一图A至第一图F绘示为习知的一双闸极氧化层的制作流程剖面图;第二图A至第二图D绘示为依照本发图一较佳实施例的一种双闸极氧化层的制造方法;以及第三图A与第三图B绘示为第二图A后将逻辑电路区基底上方之介电层完全移除之步骤流程,其中第三图B之后流程与第2D图相同。
地址 新竹科学工业园区新竹县园区三路一二三号
您可能感兴趣的专利