| 主权项 |
1.一种金属内连线之制造方法,包括:溅镀一第一扩散阻障层与第二扩散阻障层于一介电质层上方;沈积一金属层于该第二扩散阻障层上方;利用微影制程,将一金属内连线图案转移至该金属层上,并蚀刻部分该金属层、第二扩散阻障层与第一扩散阻障层以形成一金属内连线,其蚀刻该金属内连线之周围有其高分子(polymer)残留;利用乾式电浆蚀刻机台,以电浆气体对金属内连线之周围高分子进行化学反应,并提高高分子之溶解度;及利用溶剂清洗,移除该高分子残余物。2.如申请专利范围第1项之方法,其中上述之介电质层至少包含二氧化矽层。3.如申请专利范围第1项之方法,其中上述之第一扩散阻障层至少包含钛金属。4.如申请专利范围第1项之方法,其中上述之第二扩散阻障层至少包含氮化钛层。5.如申请专利范围第1项之方法,其中上述之金属层至少包含铝金属。6.如申请专利范围第5项之方法,其中上述之铝金属层其厚度约为5000-8000埃。7.如申请专利范围第1项之方法,其中上述溶剂清洗以移除该剩余之高分子,其该溶剂清洗时间约为10分钟。8.如申请专利范围第1项之方法,其中上述乾式电浆蚀刻机台,其系利用无方向性(downstream)方式与高分子残余物进行化学反应。9.如申请专利范围第1项之方法,其中上述电浆气体系为四氟化碳(CF4)、氧气(O2)、氮气(N2)与氢气(H2)。10.一种金属内连线之制造方法,包括:提供一半导体基底;沈积一第一金属层于该半导体基底上;沈积一介电质层于该第一金属层上方;形成光阻层于该介电质层上,其该些光阻层系定义出一介层洞(via hole);蚀刻该介电质层以形成一介层洞;依序溅镀一第一扩散阻障层与第二扩散阻障层于该介电质层与介层洞上方;沉积一毯覆式第二金属层于该该半导体基底上,其该第二金属层系填充该介层洞;研磨该毯覆式第二金属层、第一扩散阻障层与第二扩散阻障层直至暴露出该介电质层上表面,以形成介层窗插塞(via plug);依序溅镀一第三扩散阻障层与第四扩散阻障层于该介电质层与介层窗插塞(via plug)上方;沈积一第三金属层于该第四扩散阻障层上方;溅镀一第五扩散阻障层于该第三金属层上方;利用微影制程,将一金属内连线图案转移至第三金属层上,蚀刻部分该第五扩散阻障层、第三金属层、第四扩散阻障层与第三扩散阻障层以形成一金属内连线,其蚀刻该金属内连线之周围有其高分子残留;利用乾式电浆蚀刻机台,以电浆气体对金属内连线之周围高分子进行化学反应,并提高高分子之溶解度;及利用溶剂清洗,移除该高分子残余物。11.如申请专利范围第10项之方法,其中上述之乾式电浆蚀刻机台,其温度控制于30-50℃。12.如申请专利范围第10项之方法,其中上述电浆气体系为使用四氟化碳(CF4)、氧气(O2)、氮气(N2)与氢气(H2)。13.如申请专利范围第10项之方法,其中上述之介电质层至少包含二氧化矽层。14.如申请专利范围第10项之方法,其中上述之第一扩散阻障层至少包含钛金属。15.如申请专利范围第10项之方法,其中上述之第二扩散阻障层至少包含氮化钛层。16.如申请专利范围第10项之方法,其中上述之第三扩散阻障层至少包含钛金属。17.如申请专利范围第10项之方法,其中上述之第四扩散阻障层至少包含氮化钛层。18.如申请专利范围第10项之方法,其中上述之第一金属层至少包含铝金属。19.如申请专利范围第10项之方法,其中上述之毯覆式第二金属层至少包含钨金属。20.如申请专利范围第19项之方法,其中上述之钨金属系以化学气相沉积法制得。21.如申请专利范围第10项之方法,其中上述之第三金属层至少包含铝金属。22.如申请专利范围第10项之方法,其中上述之第三金属层其厚度约为5000-8000埃。23.如申请专利范围第10项之方法,其中上述溶剂清洗以移除该剩余之高分子,其该溶剂清洗时间约为10分钟。24.如申请专利范围第10项之方法,其中上述之金属内连线与该介层窗插塞(via plug)之介面相接触。25.如申请专利范围第10项之方法,其中上述之介电质层之深度系决定于该介层窗插塞。图式简单说明:第一至六图显示本发明所提供一种形成金属内连线之制造流程剖面图。 |
