高性能CMOS字元线驱动器

摘要

一种负字元线DRAM阵列，具有n个m条字元线群组，其中一群组系由一群组解码器电路驱动(具有一电压摆幅，位于接地及电路高电压(2V)之间)，而每一群组中之一驱动电路系曝露于激升字元线高电压(2.8V)之下，高于电路高电压，其中字元线驱动器电路之输出阶段包含一标准nfet，与一高临界电压pfet串联，使得在作动期间，曝露于激升字元线高电压之未选取驱动器电路具有一低漏电流经pfet，同时选取之驱动器电路具有一高但可忍受之漏电(2μA)，这是因为在nfet上之Vgs接近nfet临界，整个阵列之净有效功率小于传统组态者，这是由于减少之电压摆幅，同时曝露于高电压应力之电晶体数目从9减少到1，而需要用来减少横跨作动nfet之电压落差之缓冲nfet之数目由8减少到1。

主权项

1.一种积体电路,包含记忆体阵列,该记忆体阵列具有一组记忆体单元,由一组配置成n群组之m条字元线之字元线控制,每一条该组字元线由字元线驱动电路驱动,用于供应一激升之字元线高电压及一负字元线低电压,该字元线高电压较供应至在该积体电路中之其他电路之电路高电压为高,该选择之字元线之字元线电压摆幅较在接地及该电路高电压之间之标准电压摆幅为大;电压供应选择器电路,用于曝露每一群组中一字元线驱动电路于该激升之字元线高电压之下;群组解码器电路,用于驱动在一被解码群组中之所有字元线驱动电路,其群组选择信号具有一减少之电压摆幅,低于该字元线电压摆幅,其中一被选取之字元线驱动电路供应该激升之字元线高电压至连接至该选取字元线驱动电路之选取字元线;该字元线驱动电路具有一输出阶段,包含一nfet,连接于该负字元线低电压及该字元线之间,及一nfet,具有一pfet临界电压,其高于标准pfet临界电压,连接于该字元线及该电压供应选择电路之间,曝露于该激升字元线高电压之下之n-1个未选取字元线驱动电路具有低漏电及减少之闸极应力,一被选取之字元线驱动电路具有一nfet,其闸极至源极电压高于0,而未选取之字元线电路具有减少之闸极应力。2.如申请专利范围第1项之积体电路,其中该电压供应选择电路在每一群组中供应m-1个字元线驱动电路一电压接地。3.如申请专利范围第1项之积体电路,其中该电压供应选择器电路在每一群组中供应m-1个字元线驱动电路该正字元线低电压,其中该正字元线低电压较该pfet临界电压之绝对値为大。4.如申请专利范围第1项之积体电路,其中自该群组解码器电路之第一群组解码器信号供应该解码群组该负字元线低电压,而自n-1个群组解码器电路之n-1个群组解码器信号供应n-1个字元线驱动器电路之群组该电路高电压。5.如申请专利范围第1项之积体电路,其中自该群组解码器电路之第一群组解码器信号供应接地给该解码之群组,而自n-1个群组解码器电路之n-1个群组解码器信号供应该电路高电压给n-1个字元线驱动器电路群组。6.如申请专利范围第2项之积体电路,其中自该群组解码器电路之第一群组解码器信号供应负字元线低电压给该解码群组,而自n-1个群组解码器电路之n-1个群组解码器信号供应该电路高电压给n-1个字元线驱动器电路群组。7.如申请专利范围第2项之积体电路,其申自该群组解码器电路之第一群组解码器信号供应接地给该解码群组而自n-1个群组解码器电路之n-l个群组解码器信号供应该电路高电压给n-1个字元线驱动器电路群组。8.如申请专利范围第3项之积体电路,其中自该群组解码器电路之第一群组解码器信号供应该负字元线低电压给该解码群组,而自n-1个群组解码器电路之n-1个群组解码器信号供应该电路高电压给n-1个字元线驱动器电路群组。9.如申请专利范围第3项之积体电路,其中自该群组解码器电路之第一群组解码器信号供应接地给该解码群组,而自n-1个群组解码器电路之n-l个群组解码器信号供应该电路高电压给n-1个字元线驱动器电路群组。10.如申请专利范围第1项之积体电路,其中该字元线驱动器电路包含一pfet,其pfet临界电压大于标准pfet临界电压。11.如申请专利范围第1项之积体电路,其中该字元线驱动器电路包含一nfet,其nfet临界电压大于标准nfet临界电压。12.如申请专利范围第2项之积体电路,其中该字元线驱动器电路包含一pfet,其pfet临界电压大于标准pfet之临界电压。13.如申请专利范围第2项之积体电路,其中该群组解码器电路之输出阶段包含一nfet,其nfet临界电压大于标准nfet之临界电压。14.如申请专利范围第3项之积体电路,其中该群组解码器电路之输出阶段包含一pfet,其pfet临界电压高于标准pfet之临界电压。15.如申请专利范围第3项之积体电路,其中该群组解码器电路之输出阶段包含一nfet,其nfet临界电压大于标准nfet之临界电压。16.如申请专利范围第1项之积体电路,其中该电压供应选择器电路包括一恢复电路,其供应该负字元线低电压给在该解码群组中之m-1个字元线驱动器电路。图式简单说明:第1图显示根据本发明之字元线驱动器,及相关之辅助电路。第2图显示一电压供应选择器电路,用于供应字元线电压至所选择的字元线驱动器。第3图显示一群组解码器电路,用于在n群组之一中选择m个驱动器。第4图显示在DRAM阵列中驱动电路之一区块之组态。