| 主权项 |
1.一种用以在半导体晶圆基板上制造合并积体电路之制程,包含:在该半导体晶圆基板上形成一闸极氧化层;在该闸极氧化层之上形成一具有第一闸极的第一电晶体,并将该第一电晶体,藉由变化该第一闸极的长度或该第一电晶体的第一源极/汲极杂质分布,最佳化至第一工作电压;以及在该闸极氧化层之上形成具有第二闸极的一第二电晶体,并将该第二电晶体,藉由变化该第二闸极的长度、或是变化第二井区杂质分布或该第二电晶体的第二源极/汲极杂质分布,最佳化至不同于该第一工作电压之第二工作电压。2.如申请专利范围第1项之制程,其中形成第一与第二电晶体,包括形成该第一及第二电晶体为相同类型的电晶体。3.如申请专利范围第2项之制程,其中形成为相同类型的电晶体,包括形成p-型电晶体。4.如申请专利范围第2项之制程,其中形成为相同类型的电晶体,包括形成n-型电晶体。5.如申请专利范围第2项之制程,另包括在该闸极氧化层之上形成具有第三闸极的第三电晶体,并将该第三电晶体,藉由变化该第三闸极的物理特性、以及变化第三井区杂质分布、或该第三电晶体的第三源极/汲极杂质分布,来最佳化至第一或第二工作电压。6.如申请专利范围第5项之制程,其中该第三电晶体系最佳化至该第一工作电压。7.如申请专利范围第5项之制程,其中该第三电晶体系最佳化至该第二工作电压。8.如申请专利范围第1项之制程,其中变化该第一闸极的长度,包括形成该第一闸极至与该第二闸极长度不同的长度。9.如申请专利范围第1项之制程,其中变化该第一闸极的长度,包括形成该第一闸极长度至实际上与该第二闸极长度相等的长度。10.如申请专利范围第1项之制程,其中变化第一源极/汲极杂质分布,包括形成第一杂质分布为与该第二源极/汲极杂质分布不同的杂质分布。11.如申请专利范围第1项之制程,其中变化第一源极/汲极杂质分布,包括形成第一杂质分布为实际上与该第二源极/汲极杂质分布相同的杂质分布。12.如申请专利范围第1项之制程,其中形成闸极氧化层,包括形成该闸极氧化层为约1nm到约20nm的厚度。13.如申请专利范围第1项之制程,其中变化长度,包括形成该第一闸极为与该第二闸极长度不同的长度,以及变化第一源极/汲极杂质分布,包括形成第一源极/汲极杂质分布为与该第二源极/汲极杂质分布相同的杂质分布。14.如申请专利范围第1项之制程,其中变化长度,包括形成该第一闸极为与该第二闸极长度实质上相同的长度,以及变化第一源极/汲极杂质分布,包括形成第一源极/汲极杂质分布为与该第二源极/汲极杂质分布实质上相同的杂质分布。15.如申请专利范围第1项之制程,其中变化该第一闸极长度,包括形成该第一闸极为与该第二电晶体之该第二长度实质上相同的长度,以及变化第一源极/汲极杂质分布,包括形成第一源极/汲极杂质分布为与该第二源极/汲极杂质分布不同的杂质分布。16.如申请专利范围第1项之制程,其中变化长度,包括形成该第一闸极为与该第二闸极不同的长度,以及变化第一源极/汲极杂质分布,包括形成第一源极/汲极杂质分布为与该第二源极/汲极杂质分布不同的杂质分布。17.如申请专利范围第1项之制程,其中形成该第一与第二电晶体,包括同时形成该第一与第二电晶体。18.一种半导体晶圆基板,具有形成于其上的合并积体电路,包含:一在该半导体晶圆基板上的闸极氧化层;一形成于该闸极氧化层之上并最佳化至第一工作电压的第一电晶体,该第一电晶体具有为第一闸极长度之第一闸极,与一第一源极/汲极杂质分布;以及一形成于该闸极氧化层之上并最佳化至不同于该第一工作电压之第二工作电压的第二电晶体,该第二电晶体具有为第二闸极长度之第二闸极,一第二井区杂质分布与一第二源极/汲极杂质分布。19.如申请专利范围第18项之半导体晶圆基板,其中该第一与第二电晶体的掺杂实质上相同。20.如申请专利范围第19项之半导体晶圆基板,其中该第一与第二电晶体为p-型电晶体。21.如申请专利范围第18项之半导体晶圆基板,其中该第一与第二电晶体为n-型电晶体。22.如申请专利范围第18项之半导体晶圆基板,另包括最佳化至第三工作电压的第三电晶体。23.如申请专利范围第22项之半导体晶圆基板,其中该第三电晶体最佳化至该第一工作电压。24.如申请专利范围第22项之半导体晶圆基板,其中该第三电晶体最佳化至该第二工作电压。25.如申请专利范围第18项之半导体晶圆基板,其中该第一闸极长度与该第二闸极长度不同。26.如申请专利范围第18项之半导体晶圆基板,其中该第一闸极长度与该第二闸极长度实质上相同。27.如申请专利范围第18项之半导体晶圆基板,其中该第一源极/汲极杂质分布与该第二源极/汲极杂质分布不同。28.如申请专利范围第18项之半导体晶圆基板,其中该第一源极/汲极杂质分布与该第二源极/汲极杂质分布相同。29.如申请专利范围第18项之半导体晶圆基板,其中该闸极氧化层具有从约1nm到约20nm的厚度。30.如申请专利范围第18项之半导体晶圆基板,其中该第一闸极长度与该第二闸极长度不同,以及该第一源极/汲极杂质分布与该第二源极/汲极杂质分布实质上相同。31.如申请专利范围第18项之半导体晶圆基板,其中该第一闸极长度与该第二闸极长度实质上相同,以及该第一源极/汲极杂质分布与该第二源极/汲极杂质分布实质上相同。32.如申请专利范围第18项之半导体晶圆基板,其中该第一闸极长度与该第二闸极长度实质上相同,以及该第一源极/汲极杂质分布与该第二源极/汲极杂质分布不同。33.如申请专利范围第18项之半导体晶圆基板,其中该第一闸极长度与该第二闸极长度不同,以及该第一源极/汲极杂质分布与该第二源极/汲极杂质分布不同。图式简单说明:图1为典型传统半导体晶圆制程早期的部份截面图;图2为图1之半导体晶圆在形成电晶体闸极之后的截面图;图3为图2之半导体晶圆根据本发明原则进行额外处理后的截面图;图4为图3之半导体晶圆进行额外的中间处理后之截面图;图5之具体实施例为,根据本发明原则,在单一半导体基板上形成多个不同工作电压装置之半导体晶圆;图6为典型半导体部分的平面图,该半导体具备根据本发明原则所形成之多重电晶体闸极。 |
