| 主权项 |
1.一种具有双触发电压之电源端静电放电保护电路,提供一第一电压源与一第二电压源给该电源端静电放电保护电路,该电源端静电放电保护电路包括:一控制电路,当该第一电压源与该第二电压源之间发生静电放电时,则产生一基底触发电压与一闸极驱动电压;以及一MOS,根据该闸极驱动电压与该基极触发电压,以旁路静电放电。2.如申请专利范围第1项所述之具有双触发电压之电源端静电放电保护电路,其中该MOS系为一NMOS。3.如申请专利范围第2项所述之具有双触发电压之电源端静电放电保护电路,其中该控制电路系由N个二极体串联而成,由第A个二极体的正极耦接至该NMOS的基极,由第B个二极体的正极耦接至该NMOS的闸极,当发生静电放电的情况时,则该NMOS的基极之该基极触发电压是大于该NMOS的闸极之该闸极驱动电压。4.如申请专利范围第3项所述之具有双触发电压之电源端静电放电保护电路,其中N个二极体可由N个NMOS组成,而每一个NMOS的连接方式为汲极与闸极连接在一起,源极与基极连接在一起,而N个二极体亦可由N个PMOS组成,而每一个PMOS的连接方式为汲极与闸极连接在一起,源极与基极连接在一起。5.如申请专利范围第2项所述之具有双触发电压之电源端静电放电保护电路,其中该控制电路更包括:一电阻,该电阻的第一端耦接至该第一电压源;一电容,该电容的第一端耦接至该电阻的第二端,该电容的第二端耦接至该第二电压源;以及一反相器,该反相器的第一电源端耦接至该第一电压源,该反相器的第二电源端耦接至该第二电压源,该反相器的输入端耦接至该电阻的第二端,该反相器的输出端耦接至该NMOS的闸极与基极;其中,当发生静电放电的情况时,则该NMOS的基极之该基极触发电压是等于该NMOS的闸极之该闸极驱动电压。6.如申请专利范围第2项所述之具有双触发电压之电源端静电放电保护电路,其中该控制电路系由N个二极体串联而成,由第A个二极体的正极耦接至该NMOS的基极,由第B个二极体的正极耦接至该NMOS的闸极,当发生静电放电的情况时,则该NMOS的基极之该基极触发电压是小于NMOS的闸极之该闸极驱动电压。7.如申请专利范围第6项所述之具有双触发电压之电源端静电放电保护电路,其中N个二极体可由N个NMOS组成,而每一个NMOS的连接方式为汲极与闸极连接在一起,源极与基极连接在一起,而N个二极体亦可由N个PMOS组成,而每一个PMOS的连接方式为汲极与闸极连接在一起,源极与基极连接在一起。8.如申请专利范围第1项所述之具有双触发电压之电源端静电放电保护电路,其中该MOS系为一PMOS。9.如申请专利范围第8项所述之具有双触发电压之电源端静电放电保护电路,其中该控制电路更包括:一电阻,该电阻的第一端耦接至该第一电压源;一电容,该电容的第一端耦接至该电阻的第二端,该电容的第二端耦接至该第二电压源;一第一反相器,该第一反相器的第一电源端耦接至该第一电压源,该第一反相器的第二电源端耦接至该第二电压源,该第一反相器的输入端耦接至该电阻的第二端;一第二反相器,该第二反相器的第一电源端耦接至该第一电压源,该第二反相器的输入端耦接至该第一反相器的输出端,该第二反相器的输出端耦接至该PMOS的基极;以及复数个二极体,该些二极体串联而成一二极体串,该些二极体的第一个二极体之正极耦接至该第二反相器的第二电源端,该些二极体的最后一个二极体之负极耦接至该第二电压源,该些二极体的其中一个二极体之正极耦接至该PMOS的闸极;其中,当发生静电放电的情况时,则该PMOS的基极之该基极触发电压是大于PMOS的闸极之该闸极驱动电压。10.如申请专利范围第8项所述之具有双触发电压之电源端静电放电保护电路,其中该控制电路更包括:一电阻,该电阻的第一端耦接至该第一电压源;一电容,该电容的第一端耦接至该电阻的第二端,该电容的第二端耦接至该第二电压源;一第一反相器,该第一反相器的第一电源端耦接至该第一电压源,该第一反相器的第二电源端耦接至该第二电压源,该第一反相器的输入端耦接至该电阻的第二端;以及一第二反相器,该第二反相器的第一电源端耦接至该第一电压源,该第二反相器的第二电源端耦接至该第二电压源,该第二反相器的输入端耦接至该第一反相器的输出端,该第二反相器的输出端耦接至该PMOS的基极与闸极;其中,当发生静电放电的情况时,则该PMOS的基极之该基极触发电压是等于PMOS的闸极之该闸极驱动电压。11.如申请专利范围第8项所述之具有双触发电压之电源端静电放电保护电路,其中该控制电路系由N个二极体串联而成,由第A个二极体的正极耦接至该PMOS的基极,由第B个二极体的正极耦接至该PMOS的闸极,当发生静电放电的情况时,则该PMOS的基极之该基极触发电压是小于PMOS的闸极之该闸极驱动电压。12.如申请专利范围第11项所述之具有双触发电压之电源端静电放电保护电路,其中N个二极体可由N个NMOS组成,而每一个NMOS的连接方式为汲极与闸极连接在一起,源极与基极连接在一起,而N个二极体可由N个PMOS组成,而每一个PMOS的连接方式为汲极与闸极连接在一起,源极与基极连接在一起。13.一种具有双触发电压之电源端静电放电保护电路,提供一第一电压源与一第二电压源给该电源端静电放电保护电路,该电源端静电放电保护电路包括:一控制电路,用以当该第一电压源与该第二电压源之间发生静电放电时,则产生一基底触发电压与一闸极驱动电压;一NMOS,用以根据该基底触发电压与该闸极驱动电压,以旁路静电放电;以及一PMOS,用以根据该基底触发电压与该闸极驱动电压,以旁路静电放电。14.如申请专利范围第13项所述之具有双触发电压之电源端静电放电保护电路,其中该控制电路更包括:一电阻,该电阻的第一端耦接至该第一电压源;一电容,该电容的第一端耦接至该电阻的第二端,该电容的第二端耦接至该第二电压源;一第一反相器,该第一反相器的第一电源端耦接至该第一电压源,该第一反相器的第二电源端耦接至该第二电压源,该第一反相器的输入端耦接至该电阻的第二端,该第一反相器的输出端耦接至该NMOS的基极与闸极;以及一第二反相器,该第二反相器的第一电源端耦接至该第一电压源,该第二反相器的第二电源端耦接至该第二电压源,该第二反相器的输入端耦接至该第一反相器的输出端,该第二反相器的输出端耦接至该PMOS的基极与闸极;其中,当发生静电放电的情况时,则该NMOS的基极之该基极触发电压是等于NMOS的闸极之该闸极驱动电压,则该PMOS的基极之该基极触发电压是等于PMOS的闸极之该闸极驱动电压。图式简单说明:第1图绘示习知ESD保护之闸极接地电路图;第2图绘示习知ESD保护之闸极耦合电路图;第3图绘示习知1.6m LDD制程之闸极接地电路与闸极耦合电路的ESD电压-电流曲线图;第4图绘示习知ESD保护之闸极驱动电路图;第5图绘示习知ESD保护之闸极接地与基极加偏压电路图;第6图绘示习知0.6m CMOS技术之闸极接地与基极加偏压的ESD电压-电流曲线图;第7A图绘示本发明使用NMOS做ESD旁路用之ESD保护电路方块图;第7B图绘示本发明使用NMOS做ESD旁路用之第一种ESD保护电路图;第7C图绘示本发明使用NMOS做ESD旁路用之第二种ESD保护电路图;第7D图绘示本发明使用NMOS做ESD旁路用之第三种ESD保护电路图;第8A图绘示本发明使用PMOS做ESD旁路用之第一种ESD保护电路图;第8B图绘示本发明使用PMOS做ESD旁路用之第二种ESD保护电路图;第8C图绘示本发明使用PMOS做ESD旁路用之第三种ESD保护电路图;第9A图绘示本发明使用NMOS与PMOS做ESD旁路用之ESD保护电路方块图;以及第9B图绘示本发明使用NMOS与PMOS做ESD旁路用之ESD保护电路图。 |
