| 主权项 |
2.如申请专利范围第1项之方法,其中高K闸极介电层(30)之厚度,系介于大约50至大约200之间。3.如申请专利范围第2项之方法,其中之低温矽化金属(32)系为镍。4.如申请专利范围第1项之方法,其中低温矽化金属(32),系藉由化学机械研磨(CMP)消除之。5.如申请专利范围第1项之方法,其中半导体结构之进一步程序,系在维持足以防止实质上介于高K闸极介电层(30)和基底(10)之间的交互作用之温度下施行。6.一种半导体结构之形成方法,其步骤包含;形成具有基底(10)的母体,该母体上有以通道分隔的作用区(20),以及在通道之上的临时闸极(14),和层间介电层结构(26);去除临时闸极(14),以在介电层结构(26)之间形成具有底端以及侧壁的凹陷处(28);在凹陷处(28)之底端以及侧壁之上,沈积高升电常数(高K)闸极介电层(30);在包含凹陷处(28)的半导体结构之上沈积非晶矽(132);将除了凹陷处(28)的部分以外之非晶矽(132)去除;在半导体结构上沈积低温矽化金属(134);进行退火处理以使低温矽化金属(134)和在凹陷处(28)之中的非晶矽(132)部分,产生交互作用,而形成自动对准低温金属矽化闸极(136);在退火处理之后,去除其余未反应的低温矽化金属(134)。7.如申请专利范围第6项之方法,其中之低温矽化金属(134)系为镍。8.如申请专利范围第6项之方法,其中半导体结构之进一步程序,系在维持足以防止实质上介于高K闸极介电层(30)和基底(10)之间的交互作用之温度下施行。9.如申请专利范围第6项之方法,其中剩余的矽化金属134系藉由蚀刻剂消除,该蚀刻剂在低温矽化金属134与低温金属矽化闸极136之间具有高度选择性。10.如申请专利范围第9项之方法,其中之该蚀刻剂系为硫酸,硝酸,或过氧化氢。图式简单说明:第1图系先存技艺半导体结构之断面示意图,闸电极系在半导体基底上形成,且有一闸极氧化层介于其间。第2图表示第1图之部分,于第一离子植入程序期间,在基板主表面上形成浅源极和汲极区。第3图表示第2图之部分,在第一退火处理程序,以及侧壁间隔层成形程序之后之状态。第4图表示第3图之部分,于第二离子植入程序期间,在基板主表面上形成源极和汲极区。第5图表示第4图之部分,在第二退火处理程序,以及金属层沈积程序之后之状态之状态。第6图表示第5图之部分,在于源极,汲极,和闸电极之上,形成金属矽化层的矽化程序之后之状态。第7图表示第6图之部分,在半导体结构之上,形成层间介电层之后之状态之状态。第8图表示依照本发明实施例之半导体结构母体断面示意图。第9图表示第8图之部分,在以消除临时闸电极而形成凹陷处之后之状态。第10图表示第9图之部分,在已于凹陷处表面上以及层间介电层之上沈积高K介电层之后之状态。第11图表示第10图之部分,在已于高K介电层之上沈积低温矽化金属之后之状态。第12图表示第11图之部分,从除了凹陷处以外之部分去除低温矽化金属之后之状态。第13图表示第12图之部分,在半导体结构上全面沈积矽之后之状态。第14图表示第13图之部分,经退火处理而在通道上形成自动对准低温矽化闸极之后之状态。第15图表示第13图之部分,将半导体结构平坦化,而已去除低温矽化金属之后之状态。第16图表示第10图之部分,依照本发明之另一实施例,已于高K介电层之上沈积非晶矽之后之状态。第17图表示第16图之部分,已去除凹陷处中之部分之非晶矽之后之状态。第18图表示第17图之部分,已于半导体结构之上全面沈积低温矽化金属之后之状态。第19图表示第18图之部分,经退火处理而在通道上形成自动对准低温矽化闸极之后之状态。第20图表示第19图之部分,将矽化后剩余的低温矽化金属去除之后之状态。 |
