| 主权项 |
1.一种内连接一半导体晶片与一印刷电路板之装置,包含:一基板;一导电迹线,该导电迹线系在该基板上所形成,该导电迹线具有一第一表面积,该第一表面积具有一第一可焊接性;一导电垫,该导电垫系在该导电迹线之第一表面积上所形成,该导电垫具有一第二表面积,该第二表面积具有一第二可焊接性,该第二可焊接性系大于该第一可焊接性;且其中可不需使用其他材料而将该半导体晶片上之一锡铅凸块连接至该第二表面积,并将该焊料维持在该第二表面积上。2.如申请专利范围第1项之装置,其中该导电迹线由铜所组成。3.如申请专利范围第1项之装置,其中该导电垫具有一由金所组成之层。4.如申请专利范围第3项之装置,其中该导电垫具有一在该由金组成之层与该导电迹线间由镍所组成之层。5.如申请专利范围第1项之装置,其中相邻于该第二表面积的该第一表面积之原生氧化层增加了该第一表面积与该第二表面积间的可焊接性差异,以抑制该焊料流至该第一表面积上。6.一种电性连接一半导体晶片与一基板的方法,包含下列步骤:在该基板上形成一导电迹线,该导电迹线包含一第一金属;定义该导电迹线之一表面积,并于该表面积上形成一导电垫;且形成包含一第二金属之该导电垫,该第二金属比该第一金属具有较大的可焊接性;其中当电性连接该半导体晶片与该基板的一锡铅凸块融熔时,该锡铅凸块将不会流至该第一金属上。7.如申请专利范围第6项之方法,其中该导电迹线系以铜所形成。8.如申请专利范围第6项之方法,其中形成该导电迹线的步骤包括形成具有包含原生氧化层之一表面的该导电迹线,及形成包含形成金导电垫之该导电垫步骤。9.一种支撑一半导体晶粒之基板,包括:一铜迹线,以将一电性讯号传输至该半导体晶片或自该半导体晶片传输该电性讯号;一金垫,该金垫系在该铜迹线上形成,该金垫可焊接连接该基板;且其中该铜导线之一表面比该金垫之一表面具有一相对低的可焊接性,因而可不需使用一防焊层而融熔及回焊一锡铅凸块,并在该焊料为液态时维持该焊料。10.如申请专利范围第9项之基板,其中该铜迹线包括一增加该金垫与该铜迹线间可焊接性之差异的原生氧化表面。图式简单说明:第1图显示习知具有锡铅凸块之半导体晶粒与电性连接前之基板垫区域。第2图显示在第1图电性连接后之半导体晶粒与基板垫区域。第3图显示根据本发明具有锡铅凸块之半导体晶粒与电性连接前之基板垫区域。第4图显示在第3图电性连接后之半导体晶粒与基板。第5图显示根据本发明基板部分的俯视图。第6图显示第5图基板部分的截面图。 |
