| 主权项 |
1.一种半导体装置,包括:一P通道金属绝缘场效电晶体(P-channel MISFET)包括一第一闸极绝缘层,该第一闸极绝缘层包含一第一正电荷;及一N通道金属绝缘场效电晶体(N-channel MISFET)包括一第二闸极绝缘层,该第二闸极绝缘层包含一第二正电荷,其中该第一正电荷之第一电荷密度大于该第二正电荷之第二电荷密度。2.如申请专利范围第1项所述之半导体装置,其中该第一电荷密度为该第二电荷密度之3至4倍。3.如申请专利范围第1项所述之半导体装置,其中该第一闸极绝缘层及该第二闸极绝缘层之材料为氮氧化矽(silicon oxinitride)。4.如申请专利范围第1项所述之半导体装置,其中该第一正电荷由氮离子(nitrogen ion)所产生。5.如申请专利范围第1项所述之半导体装置,其中该第二正电荷由氮离子(nitrogen ion)所产生。6.一种半导体装置,包括:一P通道金属绝缘场效电晶体(P-channel MISFET)包括一第一闸极绝缘层,该第一闸极绝缘层包含一第一正电荷;及一N通道金属绝缘场效电晶体(N-channel MISFET)包括一第二闸极绝缘层,该第二绝缘层充分地包含无电荷(no charge)。7.如申请专利范围第6项所述之半导体装置,其中该第一及该第二闸极绝缘层之材料为氧化矽(silicon oxide)。8.如申请专利范围第6项所述之半导体装置,其中该正电荷由氮离子(nitrogen ion)所产生。9.一种半导体装置,包括:一P通道金属绝缘场效电晶体(P-channel MISFET)包括一第一闸极绝缘层,该第一绝缘层充分地包含无电荷(no charge);及一N通道金属绝缘场效电晶体(N-channel MISFET)包括一第二闸极绝缘层,该第二绝缘层包含一负电荷。10.如申请专利范围第9项所述之半导体装置,其中该第一闸极绝缘层及该第二闸极绝缘层之材料为氧化矽(silicon oxide)。11.如申请专利范围第9项所述之半导体装置,其中该负电荷由氟离子(fluorine ion)产生。12.一种半导体装置,包括:一P通道金属绝缘场效电晶体(P-channel MISFET)包括一第一闸极绝缘层,该第一闸极绝缘层包含一第一正电荷;及一N通道金属绝缘场效电晶体(N-channel MISFET)包括一第二闸极绝缘层,该第二绝缘层包含一负电荷。13.如申请专利范围第12项所述之半导体装置,其中该第一闸极绝缘层及该第二闸极绝缘层之材料为氧化矽(silicon oxide)。14.如申请专利范围第12项所述之半导体装置,其中该正电荷由氮离子(nitrogen ion)产生。15.如申请专利范围第12项所述之半导体装置,其中该负电荷由氟离子(fluorine ion)产生。16.一种半导体装置的制法,包括下列步骤:于一基底表面提供一N区域,用以作为一P通道金属绝缘场效电晶体(P-channel MISFET);于另一基底表面提供一P区域,用以作为一N通道金属绝缘场效电晶体(N-channel MISFET);于该N区域及该P区域形成一包含有正电荷之氮氧化矽层(silicon oxinitride film),其中该氮氧化矽层包括一位于该N区域之第一部及位于该P区域之第二部;对该氮氧化矽层进行回火步骤以调整在该氮氧化矽层之电荷密度,以便位于该第一部之第一电荷密度会大于该第二部之第二电荷密度;及在该回火步骤之后,于该氮氧化矽层形成一闸极。17.如申请专利范围第16项所述之半导体装置的制法,其中该回火步骤约在摄氏1000度至1100度之间的温度下实行一分钟。18.如申请专利范围第16项所述之半导体装置的制法,其中该第一电荷密度为该第二电荷密度的3至4倍。19.一种半导体装置的制法,包括下列步骤:于一基底表面提供一N区域,用以作为一P通道金属绝缘场效电晶体(P-channel MISFET);于另一基底表面提供一P区域,用以作为一N通道金属绝缘场效电晶体(N-channel MISFET);于该N区域形成一第一闸极绝缘层;于该P区域形成一第二闸极绝缘层;及将正电荷引进该第一闸极绝缘层,同时充分地将无正电荷(no positive charge)引入该第二闸极绝缘层。20.如申请专利范围第19项所述之半导体装置的制法,其中更包括下列步骤:于该第一闸极绝缘层形成一闸极,其中该引入(introducing)包括下列步骤:植入氮离子(nitrogen ion)至该闸极;及藉由回火步骤扩散该氮离子至该第一闸极绝缘层。21.一种半导体装置的制法,包括下列步骤:于一基底表面提供一N区域,用以作为一P通道金属绝缘场效电晶体(P-channel MISFET);于另一基底表面提供一P区域,用以作为一N通道金属绝缘场效电晶体(N-channel MISFET);于该N区域形成一第一闸极绝缘层;于该P区域形成一第二闸极绝缘层;于该第一闸极绝缘层形成一第一闸极;于该第二闸极绝缘层形成一第二闸极;及将负电荷引入该第二闸极绝缘层,同时充分地引入无负电荷(no negative charge)至该第一闸极绝缘层。22.如申请专利范围第21项所述之半导体装置的制法,其中更包括下列步骤:于该第二闸极绝缘层形成一闸极,其中该引入(introducing)包括:植入氟离子(fluorine ion)至该闸极;藉由回火步骤扩散该氟离子至该第二闸极绝缘层。23.一种半导体装置的制法,包括下列步骤:于一基底表面提供一N区域,用以作为一P通道金属绝缘场效电晶体(P-channel MISFET);于另一基底表面提供一P区域,用以作为一N通道金属绝缘场效电晶体(N-channel MISFET);于该N区域形成一第一闸极绝缘层;于该P区域形成一第二闸极绝缘层;于该第一闸极绝缘层形成一第一闸极;于该第二闸极绝缘层形成一第二闸极;引入正电荷至该第一闸极绝缘层;及引入负电荷至该第二闸极绝缘层。24.如申请专利范围第23项所述之半导体装置的制法,其中该引入该负电荷包括下列步骤:植入氮离子至该第一闸极;及藉由回火步骤扩散该氮离子至该第一闸极绝缘层。25.如申请专利范围第24项所述之半导体装置的制法,其中该引入该负电荷包括下列步骤:植入氟离子至该第二闸极;及扩散该氟离子至该第二闸极绝缘层。图式简单说明:第1图系显示习知之CMOS电路。第2图系显示本发明之第一实施例之半导体装置之切面图。第3图系显示本发明之第一实施例之MOSFETs之临界电压Vth。第4图系显示本发明之第一实施例之PMOSFET及NMOSFET之临界电压。第5A至5D图系显示本发明之第一实施例之制造过程切面图。第6A至6D图系显示本发明之第一实施例之制造过程切面图。第7A至7D图系显示本发明之第一实施例之制造过程切面图。第8图系显示本发明之第二实施例之PMOSFET及NMOSFET之临界电压。第9A至9C图系显示本发明之第三实施例之制造过程切面图。第10A至10B图系显示本发明之第三实施例之制造过程切面图。第11图系显示本发明之第三实施例之PMOSFET及NMOSFET之临界电压。第12A至12C图系显示本发明之第四实施例之制造过程切面图。第13图系显示本发明之第四实施例之PMOSFET及NMOSFET之临界电压。第14A至14D图系显示本发明之第五实施例之制造过程切面图。第15图系显示本发明之第五实施例之PMOSFET及NMOSFET之临界电压。 |
