| 主权项 |
1.一种用于积体电路(IC)之静电放电(ESD)开关电路,具有多重功率输入者,该积体电路包括第一与第二正电源插头及相应之第一与第二负电源插头,及该积体电路包括具有高ESD滙流排与低ESD滙流排之一ESD环网路,以及该积体电路包括指示数种操作模式之一之一控制电路,该ESD开关电路包含:一第一开关电路,用以使该控制电路与ESD环网路耦合,而在第一操作模式中使高ESD滙流排耦合于第一正电源插头;及一第二开关电路,用以使该控制电路与ESD环网路耦合,而在第一操作模式中使低ESD滙流排耦合于第一负电源插头。2.如申请专利范围第1项之静电放电开关电路,另包含:第一开关电路,在第二操作模式中使高ESD滙流排与第一正电源插头分开;及第二开关电路,在第二操作模式中使低ESD滙流排与第一负电源插头分开。3.如申请专利范围第2项之静电放电开关电路,另包含:第一开关电路,在第二操作模式中使高ESD滙流排与第二正电源插头耦合;及第二开关电路,在第二操作模式中使低ESD滙流排与第二负电源插头耦合。4.如申请专利范围第3项之静电放电开关电路,另包含:第一开关电路,在第一操作模式中,使高ESD滙流排与第二正电源插头分开;及第二开关电路,在第一操作模式中,使低ESD滙流排与第二负电源插头分开。5.如申请专利范围第1项之静电放电开关电路,另包含:当除去电源时,第一开关电路操作,使高ESD滙流排与第一及第二正电源插头之任一插头分开;及当除去电源时,第二开关电路操作,使低ESD滙流排与第一及第二负电源插头之任一插头分开。6.如申请专利范围第1项之静电放电开关电路,另包含:第一开关电路在第三操作模式中操作,使高ESD滙流排与第一及第二正电源插头两者耦合;及第二开关电路在第三操作模式中操作,使低ESD滙流排与第一及第二负电源插头两者耦合。7.如申请专利范围第4项之静电放电开关电路,另包含:第一开关电路包含在第一操作模式中以选择方式使第一正电源插头耦合于高ESD滙流排之第一开关,及第二操作模式中以选择方式使第二正电源插头耦合于高ESD滙流排之第二关关;及第二开关电路包含在第一操作模式中以选择方式使第一负电源插头耦合于低ESD滙流排之第三开关,及第二操作模式中以选择方式使第二负电源插头耦合于低ESD滙流排之第四关关。8.如申请专利范围第7项之静电放电开关电路,另包含:第一开关具有在第一操作模式中使第一正电源插头耦合于高ESD滙流排之一闭合位置,及在第二操作模式中或除去电源时,使第一正电源插头与高ESD滙流排分开之一开路位置;第二开关具有在第一操作模式中使第一负电源插头耦合于低ESD滙流排之一闭合位置,及在第二操作模式中或除去电源时,使第一负电源插头与低ESD滙流排分开之一开路位置;第三开关具有在第二操作模式中使第二正电源插头与高ESD滙流排耦合之一闭合位置,及在第一操作模式中或除去电源时,使第二正电源插头与高ESD滙流排分开之一开路位置;及第四开关具有在第二操作模式中,使第二负电源插头与低ESD滙流排耦合之一闭合位置,及在第一操作模式中或除去电源时使第二负电源插头与低ESD滙流排分开之一开路位置。9.如申请专利范围第4项之静电放电开关电路,另包含:第一开关电路,包括一第一多路位置开关,该开关包括当该积体电路在第一操作模式时使高ESD滙流排与第一正电源插头耦合之第一位置;当积体电路IC在第二操作模式时使高ESD滙流排与第二正电源插头耦合之第二位置,及使高ESD滙流排与第一及第二正电源插头之任一插头分开之第三位置;以及第二开关电路,包括一第二多路位置开关,该开关包括当该积体电路IC在第一操作模式中,使低ESD滙流排与第一负电源插头耦合之第一位置;当积体电路在第二操作模式中使低ESD滙流排与第二负电源插头耦合之第二位置,及使低ESD滙流排与第一及第二负电源插头之任一插头分开之第三位置。10.一种用于积体电路之静电放电(ESD)保护电路,该积体电路(IC)具有第一及第二内部电路,及包括相应之第一与第二正电源及第一与第二负电源插头之多个外部插头,以及指示第一与第二电路之操作活动之一控制电路;包含:一高ESD滙流排;一低ESD滙流排;一第一ESD夹持电路;耦合于高及低ESD滙流排,及用以与第一电路结之该积体电路之各插头耦合,包括第一正电源插头及第一负电源插头;一第二ESD夹持电路,耦合于高及低ESD滙流排,及用以与第二电路结合之该积体电路之各插头耦合,包括第二正电源插头及第二负电源插头;以及一开关电路,耦合于高及低ESD滙流排,及用以与该控制电路耦合;当第二电路显示为操作有效时,以选择方式使第一正电源与负电源插头分别耦合于高及低ESD滙流排,以及当第一电路显示为操作有效时,以选择方式使第二正电源与负电源插头分别耦合于高及低ESD滙流排。11.如申请专利范围第10项之静电放电保护电路,其中第一及第二ESD夹持电路各包含以电力夹持每一积体电路插头于高及低ESD滙流排之多个ESD二极体。12.如申请专利范围第10项之静电放电保护电路,其中该开关电路包含:第一开关,以选择方式使第一正电源插头耦合于高ESD滙流排;第二开关,以选择方式使第一负电源插头耦合于低ESD滙流排;第三开关,以选择方式使第二正电源插头耦合于高ESD滙流排;及第四开关,以选择方式使第二负正电源插头耦合于低ESD滙流排。13.如申请专利范围第12项之静电放电保护电路,另包含:第一开关,具有一闭合位置,于第二电路显示操作有效时使第一正电源插头耦合于高ESD滙流排,并有一开路位置,于第一电路显示操作有效时使第一正电源插头与高ESD滙流排分开;第二开关,具有一闭合位置,于第二电路显示操作有效时使第一负电源插头耦合于低ESD滙流排,并有一开路位置,于第一电路显示操作有效时使第一负电源插头与低ESD滙流排分开;第三开关,具有一闭合位置,于第一电路显示操作有效时使第二正电源插头耦合于高ESD滙流排,并有一开路位置,于第二电路显示操作有效时,使第二正电源插头与高ESD滙流排分开;以及第四开关,具有一闭合位置,于第一电路显示操作有效时使第二负电源插头与低ESD滙流排耦合,并有一开路位置,于第二电路显示操作有效时使第二负电源插头与低ESD滙流排分开。14.如申请专利范围第13项之静电放电保护电路,其中当除去电源时,第一,第二,第三及第四开关不接达其各自之开路位置。15.如申请专利范围第10项之静电放电保护电路,其中该开关电路包含:第一开关以选择方式使高ESD滙流排耦合于第一正电源插头与第二正电源插头之任一插头,及第二开关,以选择方式使低ESD滙流排耦合于正一负电源插头与第二负电源插头之任一插头。16.如申请专利范围第15项之静电放电保护电路,其中;第一开关于除去电源时使高ESD滙流排与第一及第二正电源插头两者分开;及其中第二开关于除去电源时,使低ESD滙流排与第一及第二负电源插头两者分开。17.一种积体电路(IC),包含:多个插头,包括第一与第二正电源插头以及第一与第二负电源插头;一第一电路,经由第一电源及负电源插头接收功率;一第二电路,经由第二电源及负电源插头接收功率;一控制电路,耦合于第一及第二电路,指示第一及第二电路之操作模式;一ESD网路,耦合于第一与第二正电源插头及第一与第二负电源插头,该网路包括一高ESD滙流排及一低ESD滙流排;以及一开关电路,耦合于高及低ESD滙流排,第一与第二电源及负电源插头及控制电路;基于该控制电路所指示之操作模式,以选择方式,使第一正电源与负电源插头及第二正电源与负电源插头分别与高及低ESD滙流排耦合。18.如申请专利范围第17项之积体电路,另包含:该控制电路指示第一及第二电路之一为有效;该开关电路,当第二电路显示为有效时,该电路操作使第一正电源及负电源插头分别耦合于高及低ESD滙流排,并使第二正电源及负电源插头分别与高及低ESD滙流排分开;以及当第一电路显示有效时,该开关电路操作,使第二正电源及负电源插头分别与高及低ESD滙流排耦合,以分别使第一正电源与负电源插头与高及低ESD滙流排分开。19.如申请专利范围第17项之积体电路,其中该开关电路另包含:第一开关,当第一电路显示为静止时,使第一正电源插头与高ESD滙流排耦合;否则使第一正电源插头与高ESD滙流排分开;第二开关,当第一电路显示为静止时,使第一负电源插头与低ESD滙流排耦合;否则使第一负电源插头与低ESD滙流排分开;第三开关,当第二电路显示为静止时,使第二正电源插头与高ESD滙流排耦合;否则使第二正电源插头与高ESD滙流排分开;以及第四开关,当第二电路显示为静止时,使第二负电源插头与低ESD滙流排耦合,否则使第二负电源插头与低ESD滙流排分开。20.如申请专利范围第19项之积体电路,其中第一,第二,第三及第四开关于除去电源时使第一及第二正电源及负电源插头与高及低ESD滙流排分开。21.如申请专利范围第17项之积体电路,其中第一电路包含一射频(RF)发送电路,第二电路包含一射频接收电路以及控制电路指示发送或接收模式。22.如申请专利范围第17项之积体电路,其中该ESD网路包含多个ESD二极体及至少一电压夹,将该积体电路之多个插头耦合于高及低ESD滙流排。23.一种对一积体电路(IC)提供静电放电防护之方法,该积体电路包括第一与第二正电源及负电源插头,具有高及低ESD滙流排之双重ESD环及指示多种操作模式之一之控制电路,该方法包含:探测该积体电路之操作模式;以及当检出第一操作模式时,将第二正电源插头及第二负电源插头分别与高及低ESD滙流排耦合。24.如申请专利范围第23项之方法,另包含:当检出第二模式时,使第二正电源插头及第二负电源插头分别与高及低ESD滙流排分开。25.如申请专利范围第24项之方法,另包含:当检出第二模式时使第一正电源插头及第一负电源插头分别与高及低ESD滙流排耦合。26.如申请专利范围第25项之方法,另包含:当检出第一模式时,使第一正电源插头及第一负电源插头分别与高及低ESD滙流排分开。27.如申请专利范围第26项之方法,另包含:当检出第三模式时,使第一正电源插头及第一负电源插头分别与高及低ESD滙流排耦合;及当检出第三模式时,使第二正电源插头及第二负电源插头分别与高及低ESD滙流排耦合。28.如申请专利范围第26项之方法,当移除电源时使第一及第二正电源以及负电源插头与高及低ESD滙流排分开。图式简单说明:图1为一简化之射频积体电路(IC)之简要方块图,该积体电路包括一示范之静电放电(ESD)保护电路,乃具有根据本发明之一实例完成之一ESD开关电路者。图2为一射频积体电路之方块略图,该电路具有根据本发明之可替用实例完成之另一ESD开关电路。图3为可用于图1或2之任何一射频积体电路中之另一示范可替用开关结构简要方块图。 |
