| 主权项 |
1.一种应用于系统晶片之半导体元件的制造方法,该方法包括:提供一基底,该基底包括一记忆胞区与一周边电路区;于该基底之该记忆胞区形成复数个位元线;于该基底之该记忆胞区与该周边电路区分别形成一第一介电层与一第二介电层;于该基底之该记忆胞区与该周边电路区形成复数个闸极;进行一全面性离子植入步骤,该离子植入步骤之离子植入能量系使所植入之离子足以在该周边电路区之一P型金氧半导体电晶体元件区之该些闸极两侧之该基底中形成复数个P型淡掺杂源极/汲极区,但无法于该记忆胞区之该基底中形成一抗击穿离子植入区;于该些闸极的侧壁形成复数个间隙壁,其中该记忆胞区之中相邻的该些闸极侧壁所形成之该些间隙壁彼此相连;以及进行一离子植入步骤,以于该周边电路区之该P型金氧半导体电晶体元件区之该些闸极两侧的该基底中形成复数个P型源极/汲极区。2.如申请专利范围第1项所述之应用于系统晶片之半导体元件的制造方法,其中该第一介电层之材质包括氧化矽/氮化矽/氧化矽层。3.如申请专利范围第2项所述之应用于系统晶片之半导体元件的制造方法,其中形成该第一介电层之方法包括化学气相沈积法。4.如申请专利范围第1项所述之应用于系统晶片之半导体元件的制造方法,其中该第二介电层之材质包括氧化矽。5.如申请专利范围第4项所述之应用于系统晶片之半导体元件的制造方法,其中形成该第二介电层之方法包括热氧化法。6.如申请专利范围第1项所述之应用于系统晶片之半导体元件的制造方法,其中于该基底之该记忆胞区形成该些位元线之步骤包括:于该周边电路区形成一图案化光阻层;以及进行一离子植入步骤,于该图案化光阻层所暴露之该基底中植入N+型离子。7.如申请专利范围第1项所述之应用于系统晶片之半导体元件的制造方法,其中于该些闸极的侧壁形成该些间隙壁之步骤包括:于该基底之该记忆胞区与该周边电路区上形成一介电层,以及:进行一非等向性蚀刻制程,移除部分该介电层。8.如申请专利范围第1项所述之应用于系统晶片之半导体元件的制造方法,其中于该基底之该记忆胞区与该周边电路区分别形成该第一介电层与该第二介电层之步骤包括:于该基底上形成该第一介电层覆盖该记忆胞区与该周边电路区;于该基底上形成一光阻层覆盖该记忆胞区并暴露该周边电路区;移除该周边电路区之该基底上的该第一介电层;移除该光阻层;以及于该周边电路区之该基底上形成该第二介电层。9.一种应用于系统晶片之半导体元件的制造方法,该方法包括:提供一基底,该基底包括一记忆胞区与一周边电路区,且该记忆胞区已形成复数个位元线与一第一介电层,该周边电路区已形成一第二介电层;于该基底之该记忆胞区与该周边电路区形成复数个闸极;于该周边电路区之一P型金氧半导体电晶体元件区之该些闸极两侧之该基底中形成复数个P型淡掺杂源极/汲极区,于该记忆胞区之该基底中不形成一抗击穿离子植入区;于该基底之该记忆胞区与该周边电路区形成一第三介电层,且该第三介电层填满该记忆胞区之中相邻的该些闸极之间的间隙;进行一非等向性蚀刻制程,移除部分该第三介电层,以于该些闸极的侧壁形成复数个间隙壁,其中该记忆胞区之中相邻的该些闸极之间的间隙中之该第三介电层未被移除;以及进行一离子植入步骤,以于该周边电路区之该P型金氧半导体电晶体元件区之该些闸极两侧的该基底中形成复数个P型源极/汲极区。10.如申请专利范围第9项所述之应用于系统晶片之半导体元件的制造方法,其中该第一介电层之材质包括氧化矽/氮化矽/氧化矽层。11.如申请专利范围第10项所述之应用于系统晶片之半导体元件的制造方法,其中形成该第一介电层之方法包括化学气相沈积法。12.如申请专利范围第9项所述之应用于系统晶片之半导体元件的制造方法,其中该第二介电层之材质包括氧化矽。13.如申请专利范围第12项所述之应用于系统晶片之半导体元件的制造方法,其中形成该第二介电层之方法包括热氧化法。图式简单说明:第1图所绘示为习知一种系统晶片之记忆胞区之上视图。第2图所绘示为习知一种系统晶片之剖面图。第3图所绘示为本发明较佳实施例之一种系统晶片之记忆胞区之上视图。第4A图至第4C图所绘示为本发明较佳实施例之一种系统晶片之制造流程剖面图。 |
