发明名称 半导体装置及其制造方法
摘要 本发明提供一半导体装置制备方法,其包含下列步骤:于一矽基材(半导体基材)上形成一第一绝缘薄膜;于该第一绝缘薄膜上形成一电容器之下电极、一介电薄膜以及一上电极;形成一第一电容器保护绝缘薄膜,以至少覆盖介电薄膜与上电极;于一偏压不施加至该矽基材之状态下,藉化学蒸汽沈积法,形成一第二电容器保护绝缘薄膜,其覆盖第一电容器保护绝缘薄膜;以及于一偏压施加至该矽基材之状态下,藉化学蒸汽沈积法,而于第二电容器保护绝缘薄膜上形成一第二绝缘薄膜。
申请公布号 TW200304677 申请公布日期 2003.10.01
申请号 TW091134499 申请日期 2002.11.27
申请人 富士通股份有限公司 发明人 佐次田直也
分类号 H01L21/31 主分类号 H01L21/31
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本