| 主权项 |
1.一种非挥发性记忆晶胞,包括:一基底,具有一源极区形成于其中,一汲极区形成于其中,以及一通道区位于该源极区与该汲极区之间;一捕捉结构,放置于选定的该源极区或该汲极区之其中一区上方,该捕捉结构包括:一隧穿层,位于该基底之一第一区域上,该基底之该第一区域系自该选定区往该通道区延伸;一电荷捕捉层,形成于一第一绝缘层上;以及一阻挡层,形成于该电荷捕捉层上;一闸极绝缘层,置于该基底之一第二区域上,该基底之该第二区域系自该基底之该第一区域往该未被选定的区域处延伸;以及一闸极,置于该捕捉结构与该闸极绝缘层上。2.如申请专利范围第1项所述之非挥发性记忆晶胞,其中该电荷捕捉层为一非导电层。3.如申请专利范围第1项所述之非挥发性记忆晶胞,其中该闸极绝缘层之厚度比该捕捉结构之厚度薄。4.如申请专利范围第1项所述之非挥发性记忆晶胞,其中该捕捉结构自该选定区域延伸到介于该源极区与该汲极区之间不到一半的距离处。5.如申请专利范围第1项所述之非挥发性记忆晶胞,其中该捕捉结构自该选定区域延伸范围为该源极区与该汲极之间距离的四分之一。6.如申请专利范围第1项所述之非挥发性记忆晶胞,其中该电荷捕捉层包括氮化矽。7.如申请专利范围第1项所述之非挥发性记忆晶胞,其中该电荷捕捉层包括氮化物小点。8.如申请专利范围第1项所述之非挥发性记忆晶胞,其中该电荷捕捉层包括多晶矽小点。9.如申请专利范围第1项所述之非挥发性记忆晶胞,其中该电荷捕捉层包括一氮氧化物层。10.如申请专利范围第1项所述之非挥发性记忆晶胞,其中该隧穿层包括一氮氧化物层。11.如申请专利范围第1项所述之非挥发性记忆晶胞,其中该隧穿层包括一氧化矽层。12.如申请专利范围第1项所述之非挥发性记忆晶胞,其中该阻挡层包括一氧化矽层。13.如申请专利范围第1项所述之非挥发性记忆晶胞,其中该闸极绝缘层系以二氧化矽形成。14.如申请专利范围第1项所述之非挥发性记忆晶胞,进一步包括一金属矽化物形成于该闸极上。15.如申请专利范围第1项所述之非挥发性记忆晶胞,其中该闸极之一边缘大致对准该捕捉结构之一边缘。16.如申请专利范围第1项所述之非挥发性记忆晶胞,其中该晶胞被设计成将电洞注入到该电荷捕捉层内就会被抹除。17.如申请专利范围第1项所述之非挥发性记忆晶胞,其中该晶胞被设计成在一第一方向会被程式化,在一第二方向被读取。18.一种非挥发性记忆晶胞,可以储存两位元的资料,包括:一半导体基底;一源极区与一汲极区,形成于该基底内,其之中具有一通道区;一第一隧穿层,形成于该基底之一第一区域上,该基底之该第一区域会由该源极区延伸往该通道区;一第一电荷捕捉层,形成于该第一隧穿层上;一第二隧穿层,形成于该基底之一第二区域上,该基底之该第二区域系由该汲极区延伸往该通道区;一第二电荷捕捉层,形成于该第二隧穿层上;一闸极绝缘层,形成于该第一区域与该第二区域之间;一阻挡层,分别覆盖该第一与第二电荷捕捉层;以及一控制闸,形成于该第一阻挡层、该第二阻挡层以及该闸极绝缘层上。19.如申请专利范围第18项所述之非挥发性记忆晶胞,其中该第一电荷捕捉层与该第二电荷捕捉层为不导电的。20.如申请专利范围第18项所述之非挥发性记忆晶胞,其中该第一电荷捕捉层系由氮化矽层制成。21.如申请专利范围第18项所述之非挥发性记忆晶胞,其中该第一电荷捕捉层包括氮化物的小点。22.如申请专利范围第18项所述之非挥发性记忆晶胞,其中该第一电荷捕捉层包括多晶矽的小点。23.如申请专利范围第18项所述之非挥发性记忆晶胞,其中该第一电荷捕捉层包括一氮氧化物层。24.如申请专利范围第18项所述之非挥发性记忆晶胞,其中该第一隧穿层包括一氮氧化物层。25.如申请专利范围第18项所述之非挥发性记忆晶胞,其中该第一隧穿层包括二氧化矽。26.如申请专利范围第18项所述之非挥发性记忆晶胞,其中该第一电荷捕捉层之长度与该第二电荷捕捉层之长度不同。27.如申请专利范围第18项所述之非挥发性记忆晶胞,其中该第一电荷捕捉层会被该控制闸覆盖,覆盖的方式是该控制闸约三分之一的长度会覆盖住该第一电荷捕捉层。28.如申请专利范围第18项所述之非挥发性记忆晶胞,其中该第一电荷捕捉层会被该控制闸覆盖,覆盖的方式是该控制闸约四分之一的长度会覆盖住该第一电荷捕捉层。29.如申请专利范围第18项所述之非挥发性记忆晶胞,其中该控制闸之一边缘会大致与该第一电荷捕捉层之一边缘对准。30.如申请专利范围第18项所述之非挥发性记忆晶胞,其中该控制闸之一边缘不会对准该第一电荷捕捉层或该第二电荷捕捉层之一边缘。31.如申请专利范围第18项所述之非挥发性记忆晶胞,其中该晶胞被架构成透过将热电子注入到该电荷捕捉层来加以程式化。32.如申请专利范围第18项所述之非挥发性记忆晶胞,其中该晶胞被架构成透过将电洞注入到已具有先前注入之电子的该电荷捕捉层内来加以抹除。33.如申请专利范围第18项所述之非挥发性记忆晶胞,其中该第一电荷捕捉层被架构成在第一方向上被程式化,而在第二方向上被读取。34.一种记忆体元件,包括:一矩阵,包括形成在行与列之内的复数个记忆晶胞,每一该些记忆晶胞包括:一基底,具有一源极区与一汲极区形成于其中,还有一通道区形成于该源极区与该汲极区之间;一捕捉结构,置于该基底之一第一区域上,该基底之该第一区域系自该源极区与该汲极区选定之一区往该通道区延伸,该捕捉结构包括:一隧穿层,置于该基底之该第一区域上;一电荷捕捉层,形成于该隧穿层上;以及一阻挡层,形成于该电荷捕捉层上;一闸极绝缘层,置于该基底之一第二区域上,该基底之该第二区域系自该基底之该第一区域往未被选定的区域延伸;以及一闸极,置于该捕捉结构与该闸极绝缘层上;一字元线,与位于一同列之该些记忆晶胞之一或多个该闸极耦接;一位元线,与位于一同行之该些记忆晶胞之一或多个该汲极区耦接;以及一源极线,与位于一同行之该些记忆晶胞之一或多个该源极区耦接。35.如申请专利范围第34项所述之记忆体元件,其中该闸极绝缘层之厚度比该捕捉结构之厚度薄。36.如申请专利范围第34项所述之记忆体元件,其中该捕捉结构系自该选定区域延伸距离不到该源极区与该汲极区之间距离的一半。37.如申请专利范围第34项所述之记忆体元件,其中该捕捉结构系自该选定区域延伸距离约为该源极区与该汲极区之间距离的四分之一。38.如申请专利范围第34项所述之记忆体元件,其中该电荷捕捉层包括氮化矽。39.如申请专利范围第34项所述之记忆体元件,其中该电荷捕捉层包括氮化物的小点。40.如申请专利范围第34项所述之记忆体元件,其中该电荷捕捉层包括多晶矽的小点。41.如申请专利范围第34项所述之记忆体元件,其中该电荷捕捉层包括一氮氧化物层。42.如申请专利范围第34项所述之记忆体元件,其中该隧穿层包括一氮氧化物层。43.如申请专利范围第34项所述之记忆体元件,其中该隧穿氧化层包括二氧化矽。44.一种形成一非挥发性记忆晶胞的方法,该方法包括:形成一隧穿层于一基底上;形成一电荷捕捉层,置于该隧穿层上;形成一阻挡层于该电荷捕捉层上;蚀刻该阻挡层、该电荷捕捉层与该隧穿层,以暴露出该基底之一第一区域,并形成包括该阻挡层、该电荷捕捉层与该隧穿层之边缘均大致垂直之一边缘结构;形成一闸极绝缘层,于该基底表面之该第一区域上,其厚度小于该垂直边缘结构之厚度;形成一闸极层,置于该闸极绝缘层与该阻挡层上,该闸极层具有一第一边缘与一第二边缘;以及形成一源极区与一汲极区于该基底内,大致个别位于该闸极层之该第一与第二边缘下方。45.如申请专利范围第44项所述之方法,其中该基底之该第一区域范围比该源极区与该汲极区之间距离的一半大。46.如申请专利范围第44项所述之方法,其中该基底之该第一区域范围比该源极区与该汲极区之间距离的三分之二大。47.如申请专利范围第44项所述之方法,其中该基底之该第一区域大致为该源极区与该汲极区之间距离的四分之三。48.如申请专利范围第44项所述之方法,其中形成一电荷捕捉层的步骤包括形成一氮化矽层。49.如申请专利范围第48项所述之方法,其中该氮化矽层之厚度约为40-80埃。50.如申请专利范围第44项所述之方法,其中形成一电荷捕捉层的步骤包括形成一层氮化物的小点。51.如申请专利范围第44项所述之方法,其中形成一电荷捕捉层的步骤包括形成多晶矽的小点。52.如申请专利范围第44项所述之方法,其中形成一电荷捕捉层的步骤包括形成一氮氧化物层。53.如申请专利范围第44项所述之方法,其中形成该隧穿层的步骤包括形成一氮氧化物层。54.如申请专利范围第44项所述之方法,其中形成该隧穿层的步骤包括形成一二氧化矽层。55.如申请专利范围第44项所述之方法,其中形成一闸极层的步骤包括:形成一层多晶矽材料覆盖于该闸极绝缘层与该阻挡层上;以及蚀刻该层多晶矽材料。56.一种形成一非挥发性记忆晶胞的方法,该方法包括:形成一隧穿层,覆盖一基底表面之一部分,该基底包括一源极区与一汲极区;形成一电荷捕捉层于该源极区或该汲极区之上,该电荷捕捉层具有一受限的长度,藉以在程式化过程期间储存在该捕捉层内的任何电子可以在一抹除过程中被抹除;形成一阻挡层于该电荷捕捉层上;形成一闸极绝缘层于该基底表面未被该隧穿层覆盖之一部分上;以及形成一闸极层,置于该闸极绝缘层与该阻挡层上。57.如申请专利范围第56项所述之方法,其中被该闸极层覆盖的该电荷捕捉层之一长度小于该汲极区之一边缘到该源极区之一边缘之间距离的一半。58.如申请专利范围第56项所述之方法,其中被该闸极层覆盖的该电荷捕捉层之一长度小于该汲极区之一边缘到该源极区之一边缘之间距离的四分之一。59.如申请专利范围第56项所述之方法,其中形成一电荷捕捉层的步骤包括形成一氮化矽层。60.如申请专利范围第56项所述之方法,其中形成一电荷捕捉层的步骤包括形成一层氮化物的小点。61.如申请专利范围第56项所述之方法,其中形成一电荷捕捉层的步骤包括形成多晶矽的小点。62.如申请专利范围第56项所述之方法,其中形成一电荷捕捉层的步骤包括形成一氮氧化物层。63.一种形成非挥发性记忆晶胞的方法,该方法包括:形成一隧穿层于一基底之一第一区域、一第二区域与一第三区域上;形成一电荷捕捉层,置于该隧穿层上;形成一阻挡层,置于该电荷捕捉层上;蚀刻该阻挡层、该电荷捕捉层与该隧穿层,以暴露出该基底之该第二区域;形成一闸极绝缘层于该基底之该第二区域上;以及形成一控制闸,置于该基底之该第一与该第三区域上的该阻挡层与该闸极绝缘层上。64.如申请专利范围第63项所述之方法,其中该控制闸具有一第一边缘与一第二边缘,该方法进一步包括形成一源极区与一汲极区于该基底内,分别位于该控制闸之该第一边缘与该第二边缘下方。65.如申请专利范围第63项所述之方法,其中暴露出该基底的该第二区域会将该电荷捕捉层分隔成一第一电荷捕捉层与一第二电荷捕捉层,且其中该控制闸覆盖住该第一电荷捕捉层或该第二电荷捕捉层之一长度会小于该控制闸长度之一半。66.如申请专利范围第63项所述之方法,其中暴露出该基底的该第二区域会将该电荷捕捉层分隔成一第一电荷捕捉层与一第二电荷捕捉层,且其中该控制闸覆盖住该第一电荷捕捉层或该第二电荷捕捉层之一长度会小于该控制闸长度之三分之一。67.如申请专利范围第63项所述之方法,其中暴露出该基底的该第二区域会将该电荷捕捉层分隔成一第一电荷捕捉层与一第二电荷捕捉层,且其中该控制闸覆盖住该第一电荷捕捉层或该第二电荷捕捉层之一长度会小于该控制闸长度之四分之三。68.一种形成非挥发性记忆晶胞的方法,该方法包括:形成一隧穿层于一基底之一第一区域、一第二区域与一第三区域上;形成一电荷捕捉层,置于该隧穿层上;形成一罩幕层,置于该电荷捕捉层上;定义该罩幕层;以该罩幕层作为一罩幕,蚀刻该电荷捕捉层与该隧穿层,以暴露出该基底之该第二区域;形成一阻挡层,置于该基底之该第一与该第三区域上的该电荷捕捉层上;形成一绝缘层于该基底之该第二区域上;以及形成一控制闸,置于该基底之该第二区域上的该绝缘辞与该阻挡层上。69.如申请专利范围第68项所述之方法,其中形成一绝缘层于该基底之该第二区域上之步骤包括沈积该绝缘层。70.如申请专利范围第69项所述之方法,进一步包括在沈积的该绝缘层上热成长一闸极绝缘层。71.如申请专利范围第68项所述之方法,其中形成一阻挡层与形成一绝缘层的步骤会同时进行。图式简单说明:第1图绘示为一种具有SONOS层形成于上的基底剖面图;第2图绘示系将第1图之基底定义形成非挥发性记忆体元件以后的结构剖面图;第3图与第4图绘示说明在第2图中所示的记忆体元件的程式化与抹除操作;第5图绘示为根据本发明一实施例的一种非挥发性记忆晶胞的结构剖面图;第6图绘示为根据本发明另一实施例的一种非挥发性记忆晶胞之结构剖面图;第7A图绘示为本发明之实施例之记忆晶胞在不同状态操作下的电路图;第7B图绘示为驱动第7A图中的记忆晶胞使用的指示讯号图表;第8图至第11图绘示为说明本发明一种使用SONOS之非挥发性记忆体元件之制作流程剖面图;第12图绘示为本发明另一种使用SONOS之非挥发性记忆体元件结构剖面图。第13A-13G图绘示为制造第12图所示之非挥发性记忆体元件之方法的步骤流程图;以及第14A-14C图绘示为制造第12图所示之非挥发性记忆体元件的其他方法。 |
