积体电路之堆叠构造

摘要

本创作积体电路之堆叠构造系包括有：一基板，其设有一上表面及一下表面，该上表面设有一凸缘层藉以形成一凹槽，且凹槽内设有复数个第一接点，该凸缘层上设有复数个第二接点；一下层积体电路，其系设于该基板之上表面上，并位于该凹槽内；一第一封胶层，其系填充于该凹槽内；一上层积体电路，其系设于该第一封胶层上，藉由复数条导线电连接至该凸缘层之第二接点；及一第二封胶层，其系覆盖于该上层积体电路上。(一)、本案代表图为：第2图(二)、本案代表图之元件代表符号简单说明：基板30下层积体电路 32 第一封胶层34上层积体电路36 第二封胶层 38 上表面 40下表面 42 凸缘层 44 凹槽 46第一接点48 第二接点 50 第三接点 52球栅阵列金属球54 导线

主权项

1.一种积体电路之堆叠构造,其包括有:一基板,其设有一上表面及一下表面,该上表面形成有一凸缘层,使该基板之上表面形成一凹槽,该上表面之凹槽内设有复数个第一接点,该凸缘层上设有复数个第二接点;一下层积体电路,其系设于该基板之上表面上,并位于该凹槽内,且电连接该复数个第一接点;一第一封胶层,其系填充于该凹槽内,用以将该下层积体电路包覆住;一上层积体电路,其系设于该第一封胶层上,藉由复数条导线电连接至该凸缘层之第二接点;及一第二封胶层,其系覆盖于该上层积体电路上,用以将该上层积体电路及复数条导线包覆住。2.如申请专利范围第1项所述之积体电路之堆叠构造,其中该基板与该凸缘层系一体成型者。3.如申请专利范围第1项所述之积体电路之堆叠构造,其中该基材之下表面形成有第三接点。4.如申请专利范围第3项所述之积体电路之堆叠构造,其中该第三接点上形成有球栅阵列金属球。5.如申请专利范围第1项所述之积体电路之堆叠构造,其中该下层积体电路系藉由复数条导线电连接至该基板之第一接点上。图式简单说明:图1为习知积体电路之堆叠构造之剖视图。图2为本创作积体电路之堆叠构造之剖视图。图3为本创作积体电路之堆叠构造之第一示意图。图4为本创作积体电路之堆叠构造之第二示意图。