| 主权项 |
1.一种制造自动校准铁电记忆电晶体之方法,其特征为包括以下步骤:制备基板,包括:形成p-井,在此p-井上沈积第一介电层、以及在此第一介电层上形成n+多晶矽层;形成使用于浅沟渠隔离制程中之浅沟渠,其中此等浅沟渠经由多晶矽、第一介电层、以及基板之大约500nm延伸;在浅沟渠中沈积二氧化矽;将除了在主动区域以外之多晶矽去除;在多晶矽上沈积底部电极;形成闸极堆叠,包括:沈积一层矽氮化物;选择性地蚀刻矽氮化物、底部电极、以及多晶矽;选择性地将此多晶矽蚀刻至第一介电层之位准;以及将离子植入与活化以形成源极区与汲极区;沈积二氧化矽层,其中二氧化矽层之厚度是闸极堆叠厚度之大约1.5倍至2倍之间;将二氧化矽层整平至矽氮化物之位准;将矽氮化物去除;藉由沈积厚度在大约5nm至30nm之间之阻障金属层而形成侧壁阻障层;沈积铁电材料层;在铁电材料上形成顶部电极结构;以及完成此结构,包括:钝化、氧化物沈积、以及金属化。2.如申请专利范围第1项之方法,其中将该多晶矽层形成至大约50nm与300nm之间之厚度。3.如申请专利范围第1项之方法,其中该沈积底部电极包括沈积由以下材料所构成族群所选出之电极材料:In、Pt、TiN、Ta、TaN、TiTaN以及Ir-Pt合金。4.如申请专利范围第1项之方法,其中该沈积底部电极包括沈积由以下材料构成之族群所选出之电极材料:TiN、TaN以及TiTaN;且更包括在底部电极上沈积一层由In与Pt所构成材料之组所选出之材料。5.如申请专利范围第1项之方法,其中该右闸极堆叠中沈积矽氮化物层包括沈积材料层至大约200nm至400nm之间之厚度。6.如申请专利范围第1项之方法,其中该形成侧壁阻障层包括沈积由以下材料所构成族群所选出之材料:TiO2.Al3O5.以及Si3N4。7.如申请专利范围第1项之方法,其中该沈积铁电材料层包括沈积由以下材料所构成族群所选出之材料:PGO、PZT、或SBT。8.如申请专利范围第1项之方法,其中该沈积顶部电极包括沈积由以下材料所构成族群所选出之材料:Ir、Pt以及Ir-Pt合金。9.如申请专利范围第1项之方法,其中该沈积顶部电极包括沈积电极材料以延伸超过主动装置区之边缘。10.如申请专利范围第1项之方法,其中该在铁电材料上形成顶部电极结构,包括在铁电堆叠上沈积顶部电极金属。11.如申请专利范围第1项之方法,其中该在铁电材料上形成顶部电极结构包括在铁电堆叠上沈积一层大约100nm至300nm厚之矽氮化物层;蚀刻此矽氮化物层以形成控制闸极定位件;在此结构上沈积氧化物层且将氧化物整平至矽氧化物层之顶部;去除此矽氮化物;以及在铁电堆叠上沈积顶部电极金属。12.一种制造自动校准铁电记忆电晶体之方法,其特征为包括以下步骤:制备基板,包括:形成P-井,在此P-井上沈积第一介电层、以及在此第一介电层上形成n+多晶矽层;形成使用于浅沟渠隔离制程中之浅沟渠,其中此等浅沟渠经由多晶矽、第一介电层、以及基板之大约500nm延伸;在浅沟渠中沈积二氧化矽;将除了主动区域以外之多晶矽去除;在多晶矽上沈积底部电极;形成闸极堆叠,包括:沈积一层矽氮化物至大约200nm至400nm之间的厚度;选择性地蚀刻矽氮化物、底部电极、以及多晶矽;选择性地将此多晶矽蚀刻至第一介电层之位准;以及将离子植入且活化以形成源极区与汲极区;沈积二氧化矽层,其中二氧化矽层之厚度是在闸极堆叠厚度之大约1.5倍至2倍之间;将二氧化矽层整平至矽氮化物之位准;将矽氮化物去除;藉由沈积厚度介于大约5nm至30nm之间之阻障金属层而形成侧壁阻障层;沈积铁电材料层;在铁电材料上形成顶部电极结构;包括在铁电堆叠上沈积顶部电极金属,包括沈积由以下材料所构成组所选出之材料:Ir、Pt与Ir-Pt合金;以及完成此结构,包括:钝化、氧化物沈积以及金属化。13.如申请专利范围第12项之方法,其中将该多晶矽层形成至大约50nm与300nm之间之厚度。14.如申请专利范围第12项之方法,其中该沈积底部电极包括沈积由以下材料构成族群所选出之电极材料:Ir、Pt、TiN、Ta、TaN、TiTaN以及Ir-Pt合金;其中此沈积材料是由以下材料所构成之组选出:TiN、TaN、TiTaN;在底部电极上沈积一层由lr与Pt构成之组所选出之材料。15.如申请专利范围第12项之方法,其中该形成侧壁阻障层包括沈积由以下材料所构成的组所选出之材料:TiO2.Al3O5.以及Si3N4。16.如申请专利范围第12项之方法,其中该沈积铁电材料层包括沈积由以下材料所构成之族群所选出之材料:PGO、PZT、或SBT。17.如申请专利范围第12项之方法,其中该沈积顶部电极包括沈积电极材料以延伸超过主动装置区之边缘。18.一种制造自动校准铁电记忆电晶体之方法,其特征为包括以下步骤:制备基板,包括:形成P-井,在此P-井上沈积第一介电层、以及在此第一介电层上形成n+多晶矽层;形成使用于浅沟渠隔离制程中之浅沟渠,其中此等浅沟渠经由多晶矽、第一介电层、以及基板之大约500nm延伸;在浅沟渠中沈积二氧化矽;将除了主动区以外之多晶矽去除;在多晶矽上沈积底部电极;形成闸极堆叠,包括:沈积一层矽氮化物至大约200nm至400nm之厚度;选择性地蚀刻矽氮化物、底部电极、以及多晶矽;选择性地将此多晶矽蚀刻至第一介电层之位准;以及将离子植入与活化以形成源极区与汲极区;沈积二氧化矽层,其中二氧化矽层之厚度是于闸极堆叠厚度之大约1.5倍至2倍之间;将二氧化矽层整平至矽氮化物之位准;将矽氮化物去除;藉由沈积厚度为大约5nm至30nm之间之阻障金属层而形成侧壁阻障层;沈积铁电材料层;在铁电材料上形成顶部电极结构,包括:在铁电堆叠上沈积厚度大约100nm至300nm之间之矽氮化物层;蚀刻化矽氮化物层以形成控制闸极定位件;在此结构上沈积氧化物层,且将此氧化物整平至矽氮化物层之顶;将矽氮化物去除,且在铁电堆叠上沈积顶部电极金属;以及完成此结构,包括:钝化、氧化物沈积以及金属化。19.如申请专利范围第18项之方法,其中将该多晶矽层形成至大约50nm与300nm之间之厚度。20.如申请专利范围第18项之方法,其中该沈积底部电极包括沈积由以下材料所构成族群所选出之电极材料:In、Pt、TiN、Ta、TaN、TiTaN以及Ir-Pt合金;其中此沈积材料是由以下材料所构成之族群选出TiN、TaN、TiTaN;在底部电极上沈积一层由In与Pt所构成之族群所选出之材料。21.如申请专利范围第18项之方法,其中该形成侧壁阻障层包括沈积由以下材料所构成族群所选出之材料:TiO2.Al3O5.以及Si3N4。22.如申请专利范围第18项之方法,其中该沈积铁电材料层包括沈积由以下材料所构成族群所选出之材料:PGO、PZT、或SBT。23.如申请专利范围第18项之方法,其中该沈积顶部电极包括沈积由以下材料所构成族群所选出之电极材料:Ir、Pt与Ir、Pt合金。24.如申请专利范围第18项之方法,其中该沈积顶部电极包括沈积电极材料,以延伸超过主动装置区域之边缘。图式简单说明:第1至9图说明根据本发明方法制造MFMOS铁电记忆体装置之连续步骤。第10至12图说明根据本发明方法制造MFMOS铁电记忆体装置之其他替代步骤。 |
