低耗电之半导体记忆装置

摘要

在可变电阻记忆体中，依动作模态变更对记忆格阵列之数位线驱动电路及字元线驱动电路及位元线驱动电路之电源电压及／或基板偏压。在不增大电路布局面积之情况下，可增大记忆格连接之信号线之驱动力，且降低待机时之漏电流。