适用于微小间距球格阵列封装之半导体测试板

摘要

一种适用于微小间距球格阵列封装之半导体测试板。提供的半导体封装测试板包括一个用多层结构组成的插座接触单元，有一个具有半导体封装的插座被连接到插座接触单元上，其中连接插座接脚的孔洞其之间的间距会由插座接触单元内的上表面往下表面增加，在插座接触单元内的孔洞会往插座接触单元的边缘倾斜，因此孔洞倾斜的角度会随着插座接触单元中心处往插座接触单元的边缘增加，因此具有半导体封装的插座可以直接装载在测试板上，而不需要另外装载副测试板(插座板)。另外，形成的孔洞垂直于每一层插座接触单元，透过一个导体可以将这此层之间的孔洞连接在一起，结果因为接触错误造成的品质特性退化的现象就可以得到解决。

主权项

1.一种半导体封装测试板,包括:一插座接触单元,由复数个结构层组成,有一具有该半导体封装之插座会与其连接,其中将该插座之接脚连接起来的孔洞之间的间距会由该插座接触单元的上表面往下表面增加。2.如申请专利范围第1项所述之半导体封装测试板,其中该插座接触单元之孔洞会往该插座接触单元之边缘倾斜,且该些孔洞的倾斜角度会由该插座接触单元的中心处往该插座接触单元之边缘增加。3.如申请专利范围第1项所述之半导体封装测试板,其中该插座接触单元具有填满导体之孔洞。4.如申请专利范围第1项所述之半导体封装测试板,其中该半导体封装为一微小球格间距阵列(FBGA)。5.一种半导体封装测试板,包括:一插座接触单元,由一第一层至第n层架构层组成,有一具有该半导体封装之插座会与其连接,其中将该插座之接脚连接起来的孔洞之间的间距会由该第一层往该第n层增加。6.如申请专利范围第5项所述之半导体封装测试板,其中该第一层至该第n层具有往该些结构层边缘倾斜之孔洞,该些孔洞的倾斜角度会由该插座接触单元的中心处往该插座接触单元之边缘增加。7.如申请专利范围第5项所述之半导体封装测试板,其中在该第一层至该第n层用的孔洞会被一导体填满。8.如申请专利范围第5项所述之半导体封装测试板,其中该半导体封装为一微小球格间距阵列(FBGA)。9.一种半导体封装测试板,包括:一插座接触单元,由复数个结构层组成,有一具有该半导体封装之插座会与其连接,其中将该插座之接脚连接起来的孔洞之间的间距会由该插座接触单元的上表面往下表面增加;以及接触窗图案,会形成在组成该插座接触单元除了最上层结构层以外的该些结构层内之该些孔洞之上表面上,藉以使该插座接触单元内的每一结构层之该些接触窗图案的部分会与之上的该结构层之孔洞部份重叠。10.如申请专利范围第9项所述之半导体封装测试板,其中该插座接触单元之每一结构层内的该些孔洞会与该结构层垂直,且该些孔洞之间的间距会由该插座接触单元的上表面往下表面增加。11.如申请专利范围第9项所述之半导体封装测试板,其中该插座接触单元之孔洞会被一导体填满。12.如申请专利范围第9项所述之半导体封装测试板,其中该半导体封装为一微小球格间距阵列(FBGA)。13.如申请专利范围第9项所述之半导体封装测试板,其中该些接触窗图案系由一导体构成。14.一种半导体封装测试板,包括:一插座接触单元,由一第一层至第n层架构层组成,有一具有该半导体封装之插座会与其连接,其中将该插座之接脚连接起来的孔洞之间的间距会由该第一层往该第n层增加,以及接触窗图案,会形成在组成该第二至第n架构层内的该些孔洞之上表面上,藉以使该些接触窗图案的部分会与之上的该结构层之孔洞部份重叠。15.如申请专利范围第14项所述之半导体封装测试板,其中形成在该第一层至该第n层之每一层内的孔洞会垂直于该层,且该些孔洞之间距会由该第一层往该第n层增加。16.如申请专利范围第14项所述之半导体封装测试板,其中在该第一层至该第n层内的孔洞会被一导体填满。17.如申请专利范围第14项所述之半导体封装测试板,其中该半导体封装为一微小球格间距阵列(FBGA)。18.如申请专利范围第14项所述之半导体封装测试板,其中该些接触窗图案系由一导体构成。图式简单说明:第1图介绍一种用于半导体记忆体的传统测试板;第2图所示为第1图中提到的测试板之上视图;第3图为第2图所示之插座接触单元的局部放大图;第4图绘示为根据本发明一实施例的一种半导体封装测试板的插座接触单元;以及第5图绘示为依照本发明第二实施例的一种半导体封装测试板之插座接触单元。