| 主权项 |
1.一种半导体装置,其具备:由ZrO2.HfO2.(Zrx,Hf1-x)O2(0<x<1)、(Zry,Ti1-y)O2(O<y<1)、(Hfz,Ti1-z)O2(0<z<1)或(Zrk,Ti1,Hfm)O2(0<k,1,m<1且k+1+m=1)中之至少一个所选出的材料作为电容绝缘膜之MIM(Metal-Insulator-Metal,金属-绝缘体-金属)构造的电容,其中该电容之下部电极及上部电极系由TiN、Ti、W、WN、Pt、Ir、Ru之金属或金属氮化物中所选出的至少一个所构成。2.如申请专利范围第1项之半导体装置,其中,该电容之电容绝缘膜系利用原子层生长法(AtomicLayer Deposition)所形成。3.一种半导体装置,具有藉由高熔点金属矽化其闸极电极及源极/汲极扩散层之电晶体,其中,于该源极/汲极扩散层上所形成的绝缘膜上,具有由ZrO2.HfO2.(Zrx,Hf1-x)O2(0<x<1)、(Zry,Ti1-y)O2(0<y<1)、(Hfz,Ti1-z)O2(0<z<1)或(Zrk,Ti1,Hfm)O2(0<k,1,m<1且k+1+m=1)中之至少一个所选出的材料作为电容绝缘膜之MIM构造的电容,其中该电容之下部电极及上部电极系由TiN、Ti、W、WN、Pt、Ir、Ru之金属或金属氮化物中所选出的至少一个所构成。4.如申请专利范围第3项之半导体装置,其中,该电容之电容绝缘膜系利用原子层生长法所形成。5.如申请专利范围第3或4项之半导体装置,其中,该电容为DRAM之单元电容(cell capacitor)。6.如申请专利范围第5项之半导体装置,其中,该DRAM之单元电容具有圆柱型构造、平面型构造或箱型构造。7.如申请专利范围第6项之半导体装置,其中,具有该圆柱型构造之单元电容的圆柱内部系以上部电极覆盖其最上层,各上部电极系以共通电极配线予以连接。8.如申请专利范围第3或4项之半导体装置,其中,该高熔点金属为钴或镍。9.一种半导体装置,其具备:于配线上隔着绝缘膜,具有由ZrO2.HfO2.(Zrx,Hf1-x)O2(0<x<1)、(Zry,Ti1-y)O2(0<y<1)、(Hfz,Ti1-z)O2(0<z<1)或(Zrk,Ti1,Hfm)O2(0<k,1,m<1且k+1+m=1)中之至少一个所选出的材料作为电容绝缘膜之MIM构造的电容,其中该电容之下部电极及上部电极系由TiN、Ti、TaN、Ta、W、WN、Pt、Ir、Ru之中所选出的至少一个所构成。10.如申请专利范围第9项之半导体装置,其中,该电容之电容绝缘膜系利用原子层生长法所形成。11.如申请专利范围第9或10项之半导体装置,其中,该配线为电源配线及接地配线,该电容之下部电极系电性连接于该电源配线或该接地配线中之任一者,而该电容之上部电极系电性连接于该电源配线或该接地配线中之另一者。12.一种半导体装置的制造方法,系为申请专利范围第1或2项之半导体装置的制造方法,先形成该电容之下部电极,于该下部电极上,利用原子层生长法,形成由ZrO2.HfO2.(Zrx,Hf1-x)O2(0<x<1)、(Zry,Ti1-y)O2(0<y<1)、(Hfz,Ti1-z)O2(0<z<1)或(Zrk,Ti1,Hfm)O2(0<k,1,m<1且k+1+m=1)中之至少一个所选出的材料而构成的电容绝缘膜,在该电容绝缘膜形成后,在高于原子层生长法的形成温度以上进行热处理。13.一种半导体装置的制造方法,系为申请专利范围第3或4项之半导体装置的制造方法,先形成该电容之下部电极,于该下部电极上,利用原子层生长法,形成由ZrO2.HfO2.(Zrx,Hf1-x)O2(0<x<1)-(Zry,Ti1-y)O2(0<y<1)、(Hfz,Ti1-z)O2(0<z<1)或(Zrk,Ti1,Hfm)O2(0<k,1,m<1且k+1+m=1)中之至少一个所选出的材料而构成的电容绝缘膜,进而于该电容绝缘膜上形成上部电极。14.一种半导体装置的制造方法,系为申请专利范围第3或4项之半导体装置的制造方法,先形成该电容之下部电极,于该下部电极上,利用原子层生长法,形成由ZrO2.HfO2.(Zrx,Hf1-x)O2(0<x<1)、(Zry,Ti1-y)O2(0<y<1)、(Hfz,Ti1-z)O2(0<z<1)或(Zrk,Ti1,Hfm)O2(0<k,1,m<1且k+1+m=1)中之至少一个所选出的材料而构成的电容绝缘膜,在该电容绝缘膜形成后,在高于原子层生长法的形成温度以上,并且在低于藉由高熔点金属矽化之该闸极电极及源极/汲极扩散层上不凝聚高熔点金属矽化物的温度以下,进行热处理。15.一种半导体装置的制造方法,系为申请专利范围第3或4项之半导体装置的制造方法,先形成该电容之下部电极,于该下部电极上,利用原子层生长法,形成由ZrO2.HfO2.(Zrx,Hf1-x)O2(0<x<1)、(Zry,Ti1-y)O2(0<y<1)、(Hfz,Ti1-z)O2(0<z<1)或(Zrk,Ti1,Hfm)O2(0<k,1,m<1且k+1+m=1)中之至少一个材料所构成的电容绝缘膜,于该电容绝缘膜上形成上部电极后,在高于原子层生长法的形成温度以上,并且在低于藉由高熔点金属矽化之该闸极电极及源极/汲极扩散层上不凝聚高熔点金属矽化物的温度以下,进行热处理。16.如申请专利范围第13项之半导体装置的制造方法,其中,以DRAM之单元电容作为该电容,于相同装置内依序连续形成下部电极、电容绝缘膜及上部电极,其中该电容绝缘膜系由ZrO2.HfO2.(Zrx,Hf1-x)O2(0<x<1)、(Zry,Ti1-y)O2(0<y<1)、(Hfz,Ti1-z)O2(0<z<1)或(Zrk,Ti1,Hfm)O2(0<k,1,m<1且k+1+m=1)中之至少一个所选出的材料所构成。17.如申请专利范围第16项之半导体装置的制造方法,其中,于具有圆柱型构造的该DRAM单元电容之该上部电极形成后,蚀刻去除圆柱外侧的下部电极、电容绝缘膜、上部电极而形成圆柱形状之电容,以共通配线连接埋设于各圆柱内部的上部电极。18.一种半导体装置的制造方法,系为于配线上隔着绝缘膜设有MIM构造电容之申请专利范围第9或10项之半导体装置的制造方法,先形成该电容之下部电极,于该下部电极上,利用原子层生长法,形成由ZrO2.HfO2.(Zrx,Hf1-x)O2(O<x<1)、(Zry,Ti1-y)O2(0<y<1)、(Hfz,Ti1-z)O2(0<z<1)或(Zrk,Ti1,Hfm)O2(0<k,1,m<1且k+1+m=1)中之至少一个所选出的材料所构成的电容绝缘膜,进而于该电容绝缘膜上形成上部电极。图式简单说明:图1系显示依本发明第1实施态样之薄膜电容器之构造的图形。图2系说明使用ALD装置以形成ZrO2薄膜之处理的流程图。图3系显示薄膜电容器之电极间电压(Vp)与漏电流之关系的图形。图4系显示teq(SiO2换算膜厚)与实际膜厚之关系的图形。图5系显示teq(SiO2换算膜厚)与实际膜厚之关系的图形。图6系显示漏电流与teq(SiO2换算膜厚)之关系的图形。图7系针对习知堆叠型MIM电容元件之制造方法予以说明的剖面图。图8系针对习知堆叠型MIM电容元件之制造方法予以说明的剖面图。图9(a)~(d)系针对本发明堆叠型MIM电容元件之制造方法予以说明的剖面图。图10(e)(f)系针对本发明堆叠型MIM电容元件之制造方法予以说明的剖面图。图11(g)(h)系针对本发明堆叠型MIM电容元件之制造方法予以说明的剖面图。图12(i)(j)系针对本发明堆叠型MIM电容元件之制造方法予以说明的剖面图。图13(k)(l)系针对本发明堆叠型MIM电容元件之制造方法予以说明的剖面图。图14(m)(n)系针对本发明堆叠型MIM电容元件之制造方法予以说明的剖面图。图15系说明使用ALD装置形成TiN薄膜之处理的流程图。图16系平面型电容元件的剖面图。图17系箱型电容元件的剖面图。图18系显示依本发明第4实施态样之半导体装置的部分剖面图。图19(a)(b)系显示习知薄膜电容器之电极间电压(Vp)与漏电流之关系的图形。图20系说明习知去耦电容器的图形。图21系说明习知去耦电容器的图形。 |
