发明名称 半导体积体电路装置及其制造方法
摘要 本发明系提供一种半导体积体电路装置及其制造方法之相关技术,其系将导入于导电型及闸极氧化膜厚之相异的4种类之MISFET之闸极氧化膜和基板(阱)之界面之氮气浓度予以作成最佳化,而使相对于热载体之信赖性和相对于NBT之信赖性之双方面同时成立。藉由在含有NO(一氧化氮)之环境气体中,将基板1进行热处理之氧氮化处理、以及使用氮气之离子布植之措施,而无须追加光学遮罩,而将导入于闸极氧化膜和基板(阱)之界面近傍之氮气浓度,自较高之方面而依序作成具有厚的闸极氧化膜6b之n通道型MISFET(Qn2)>具有薄的闸极氧化膜6a之n通道型MISFET(Qn1)>具有厚的闸极氧化膜6b之p通道型MISFET(Qp2)、具有薄的闸极氧化膜6a之p通道型MISFET(Qp1)。
申请公布号 TW200406032 申请公布日期 2004.04.16
申请号 TW092113859 申请日期 2003.05.22
申请人 日立制作所股份有限公司 发明人 桧上龙也;青野英树
分类号 H01L21/321 主分类号 H01L21/321
代理机构 代理人 陈长文
主权项
地址 日本