发明名称 半导体装置及积层型半导体装置
摘要 使用具有于一侧主面配设多数电极的半导体元件、及于绝缘基板配设多数导电层的配线基板,前述配线基板系沿着前述半导体元件之外缘部而配设成略字形状,该配线基板之前述导电层之一端连接半导体元件之电极,且该导电层之另一端系导出于该半导体元件之另一侧主面而与该半导体元件不同方向来构成之半导体装置而形成积层型半导体装置。
申请公布号 TW200411892 申请公布日期 2004.07.01
申请号 TW091137350 申请日期 2002.12.25
申请人 富士通股份有限公司 发明人 大野贵雄;吉田英治;三泽洋
分类号 H01L23/538 主分类号 H01L23/538
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本