发明名称 用于二维存取最佳化之同步动态随机存取记忆体位址映射
摘要 本发明揭示一种现代晶片上系统(systemonchip;SOC)架构,将多个装置一起整合于该系统中以提供系统功能性。所整合的装置范围系从可程式处理器元件至专用硬体元件。通常,由SOC利用的大量记忆体空间系定位于比较廉价的晶片外记忆体装置中,例如在同步动态随机存取记忆体(SynchronousDynamicRandomAccessMemory;SDRAM)中。该等记忆体以相对较低的成本提供大容量资料储存区。SOC装置普遍经由该等晶片外记忆体装置相互通信。因为会在最新SOC上处理大量资料,所以与同步动态随机存取记忆体之间的资料频宽为一关键资源,若未适当管理该资源,则会导致瓶颈。因此,建议将一种已改善二维记忆体异动效率之新颖位址映射方案,用于将晶片上记忆体异动映射为晶片外记忆体异动。此新颖映射方案着眼于减少该等瓶颈。
申请公布号 TW200418046 申请公布日期 2004.09.16
申请号 TW092132148 申请日期 2003.11.17
申请人 皇家飞利浦电子股份有限公司 发明人 詹-威廉 凡 狄 威特
分类号 G11C7/10 主分类号 G11C7/10
代理机构 代理人 陈长文
主权项
地址 荷兰