| 摘要 |
一管线化微处理器中之一内部呼叫／转回堆叠(CRS)更正装置。每当微处理器依据一呼叫或转回指令(call／ret)以更新CRS时，其亦将储存更正资讯于一第一更正堆叠中。该微处理器系包括两个不同之可检测无效事件(如分支错误预测或异常)的阶层。一旦呼叫／转回指令穿过第一检测阶层，与该呼叫／转回指令相关之更正资讯将可自该第一更正堆叠移动至一第二更正堆叠。若一无效事件系于较上层之检测阶层中被检测出来，则只有在第一堆叠中之更正资讯可用于更正CRS。然而，若一无效事件系于较下层之检测阶层中被检测出来，则在第一与第二堆叠中之更正资讯将可用于更正CRS。 |
