| 主权项 |
1.一种薄膜电晶体,其特征在于具有形成于闸极下之复数通道区域;及设置于每个前述通道区域的夹着通道区域之源极区域及汲极区域,前述各源极区域相互地连接,同时前述各汲极区域亦相互地连接,而且前述各通道区域的通道宽度为50m以下,前述各通道区域之间的间隔为3m以上,前述通道区域之间的间隔较前述各通道区域的通道宽度小。2根据申请专利范围第1项之薄膜电晶体,其中前述通道宽度为10 ~ 50m,各通道区域之间的间隔为3m ~ 10m,而且设该薄膜电晶体的布局宽度为WL,设具备全部加上前述复数通道区域的通道宽度之尺寸的通道区域之薄膜电晶体的布局宽度为WL0,则满足WL≦WL01.2的关系。3.根据申请专利范围第2项之薄膜电晶体,其中前述通道宽度为30~50m。4.根据申请专利范围第1项之薄膜电晶体,其中前述各源极区域于构成各源极区域之半导体层相互地连接,前述各汲极区域亦于构成各汲极区域之半导体层相互地连接。5.根据申请专利范围第2项之薄膜电晶体,其中前述各源极区域于构成各源极区域之半导体层相互地连接,前述各汲极区域亦于构成各汲极区域之半导体层相互地连接。6.根据申请专利范围第3项之薄膜电晶体,其中前述各源极区域于构成各源极区域之半导体层相互地连接,前述各汲极区域亦于构成各汲极区域之半导体层相互地连接。7.根据申请专利范围第1项之薄膜电晶体,其中前述各源极区域于与各源极区域连接之配线层相互地连接,前述各汲极区域亦于与各汲极区域连接之配线层相互地连接。8.根据申请专利范围第2项之薄膜电晶体,其中前述各源极区域于与各源极区域连接之配线层相互地连接,前述各汲极区域亦于与各汲极区域连接之配线层相互地连接。9.根据申请专利范围第3项之薄膜电晶体,其中前述各源极区域于与各源极区域连接之配线层相互地连接,前述各汲极区域亦于与各汲极区域连接之配线层相互地连接。10.根据申请专利范围第1项至第9项中任一项之薄膜电晶体,其中采取LDD(轻度参杂汲极)构造、GOLD(闸极重叠LDD)构造、多闸极构造的任一构造。11.一种液晶显示装置,其特征在于使用薄膜电晶体,该薄膜电晶体特征为具有形成于闸极下之复数通道区域;及设置于每个前述通道区域的夹着通道区域之源极区域及汲极区域,前述各源极区域相互地连接,同时前述各汲极区域亦相互地连接,而且前述各通道区域的通道宽度为50m以下,前述各通道区域之间的间隔为3m以上,前述通道区域之间的间隔较前述各通道区域的通道宽度小者。12.一种薄膜电晶体之制造方法,其特征在于包含如各通道区域之间的间隔为3m以上,而且前述通道区域之间的间隔较前述各通道区域的通道宽度变小般地形成复数通道宽度为50m以下的通道区域,同时于每个该通道区域形成夹着通道区域之源极区域及汲极区域之步骤;于前述复数通道区域上形成一个闸极之步骤;及相互地连接前述各源极区域,相互地连接前述各汲极区域之步骤。图式简单说明:图1系为显示关于本发明之薄膜电晶体的一构成例之平面图。图2(a)~图2(e)系为显示关于本发明之薄膜电晶体的一制造步骤例之剖面图,图2(e)系为图1的A-A线剖面图。图3(a)及图3(b)系为显示关于本发明之其他薄膜电晶体的一制造步骤例之剖面图。图4(a)~图4(c)系为显示关于本发明之其他薄膜电晶体的一制造步骤例之剖面图。图5系为显示关于本发明之其他薄膜电晶体的一构成例之平面图。图6系为显示使用于本发明的实验之薄膜电晶体之平面图。图7系为显示藉由分割数N,分割通道区域之间的间隔及临限电压的变动量的关系之图。图8系为显示于先前例与本发明,分割通道区域的通道値(通道分割宽度)及TFT布局宽度的关系之图。图9系为显示分割通道区域的通道宽度(通道分割宽度)及临限电压的变动量的关系之图。 |
