| 主权项 |
1.一种应用于一P分接头平行决策回授解码(P-tapparallel decision-feedback decoder, PDFD)以共同等化及解码(joint equalizing and decoding)一输入资料流之方法,其包含有:将复数个残留度量(survivor metric)移位(shift)至复数个第一移位暂存器(first shift register)其中对应于该输入资料流所使用之编码(code)中每一状态(state)之残留度量系移位至对应该状态之第一移位暂存器,且每一第一移位暂存器包含有M个暂存格(cell);依据该复数个第一位移暂存器所记录之复数个残留度量,选择一第一残留度量;以及将该第一残留度量移位至一第二移位暂存器(secondshift register),其中该第二移位暂存器包含有N个暂存格。2.如申请专利范围第1项所述之方法,其另包含有:依据对应该状态之第一移位暂存器之M个暂存格中之残留度量以及该第二移位暂存器之N个暂存格中之残留度量,计算对应于每一状态之一符码间干扰(inter-symbol interference, ISI)数値。3.如申请专利范围第2项所述之方法,其中计算对应一特定状态之符码间干扰数値之步骤另包含有:将对应该特定状态之第一移位暂存器之M个暂存格中之残留度量以及该第二移位暂存器之N个暂存格中之残留度量,分别乘以一特定系数后进行加总。4.如申请专利范围第1项所述之方法,其中选择该第一残留度量之步骤另包含有:依据该复数个第一移位暂存器之第M个暂存格中之残留度量来选择该第一残留度量。5.如申请专利范围第4项所述之方法,其中选择该第一残留度量之步骤另包含有:选取于该复数个第一移位暂存器之第M个暂存格中出现最多次数之残留度量来作为该第一残留度量。6.如申请专利范围第4项所述之方法,其中选择该第一残留度量之步骤另包含有:平均该复数个第一移位暂存器中第M个暂存格之残留度量来产生一平均値,并选择最接近该平均値之一残留度量来作为该第一残留度量。7.如申请专利范围第1项所述之方法,其另包含有对该输入资料流执行一Viterbi解码。8.如申请专利范围第1项所述之方法,其中该输入资料流所使用之编码系为一Trellis码(Trellis code)。9.如申请专利范围第l项所述之方法,其中P系等于M与N之总和。10.一种P分接头平行决策回授解码器(P-tap paralleldecision-feedback decoder, PDFD),其包含有:复数个第一移位暂存器(first shift register),其中对应于该输入资料流所使用之编码(code)中每一状态之残留度量系移位到对应该状态之第一移位暂存器,且每一第一移位暂存器有M个暂存格(cell);一决策装置,耦接于该复数个第一移位暂存器,用来依据该复数个第一移位暂存器中之残留度量输出一第一残留度量;以及一第二移位暂存器(second shift register),其包含N个暂存格,其中该第一残留度量系移位至该第二移位暂存器。11.如申请专利范围第10项所述之P分接头平行决策回授解码器,其另包含有复数个符码间干扰値计算器(inter-symbol interference value calculator),用来依据对应于该状态之第一移位暂存器之M个暂存格中之残留度量以及该第二移位暂存器之N个暂存格中之残留度量,计算对应于每一状态之符码间干扰値。12.如申请专利范围第11项所述之P分接头平行决策回授解码器,其中对应一特定状态之符码间干扰値计算器另包含有:复数个乘法器,用来将对应该特定状态之第一移位暂存器之M个暂存格之残留度量以及该第二移位暂存器之N个暂存格之残留度量分别乘上一系数;以及一加总单元(summing unit),耦接于该复数个乘法器,用来加总该复数个乘法器之输出结果以产生该符码间干扰値。13.如申请专利范围第10项所述之P分接头平行决策回授解码器,其中该决策装置系依据该复数个第一移位暂存器之第M个暂存格之残留度量来选择该第一残留度量。14.如申请专利范围第10项所述之P分接头平行决策回授解码器,其中该决策装置系选择该复数个第一移位暂存器之第M个暂存格中出现最多次数之残留度量来作为该第一残留度量。15.如申请专利范围第13项所述之P分接头平行决策回授解码器,其中该决策装置系平均该复数个第一移位暂存器中第M个暂存格之残留度量来产生一平均値,并选择最接近该平均値之一残留度量来作为该第一残留度量。16.如申请专利范围第13项所述之P分接头平行决策回授解码器,其中该P分接头平行决策回授解码器系对该输入资料流执行一Viterbi解码。17.如申请专利范围第10项所述之P分接头平行决策回授解码器,其中该输入资料流系为一使用八种状态之Trellis码之四维高速乙太网路资料流(four-dimensional gigabit Ethernet stream)。18.如申请专利范围第10项所述之P分接头平行决策回授解码器,其中P系等于M与N之总和。图式简单说明:第1图为本发明十四分接头平行决策回授解码器的示意图。第2图为第1图所示之决策装置之第一实施例的功能方块示意图。第3图为第1图所示之决策装置之第二实施例的功能方块示意图。第4图为本发明P分接头平行决策回授解码器之联合等化及解码一输入资料流的流程图。 |
