发明名称 PROCEDIMIENTO Y ELABORADOR PARA GENERAR PALABRAS DE M + N BITS PARA SISTEMAS CONTROLADOS DE PROGRAMAS MEMORIZADOS.
摘要 <p>Procedimiento y elaborador para generar palabras de m + n bits, para sistemas controlados de programas memorizados, cuyo elaborador tiene una primera unidad aritmética en una anchura de m bits (AMU) y una segunda AMU con una anchura de n bits, procedimiento caracterizado porque comprende los pasos de introducir una primera palabra de m bits en la primera AMU; transferir n bits desde n posiciones predeterminadas de bits de la primera palabra desde la primera AMU a la segunda AMU; introducir una segunda palabra de m bits en la primera AMU; y leer simultáneamente los n bits de la segunda AMU y los m bits de la segunda palabra de información de la primera AMU, para formar una palabra de m + n bits.</p>
申请公布号 ES462082(A1) 申请公布日期 1978.12.16
申请号 ES19820004620 申请日期 1977.09.02
申请人 WESTERN ELECTRIC COMPANY, INCORPORATED 发明人
分类号 G06F9/34;G06F9/355;G06F13/16;G06F15/80;H04Q11/04;(IPC1-7):11B/;06F/ 主分类号 G06F9/34
代理机构 代理人
主权项
地址