| 摘要 |
<P>Générateur de signaux d'horloge pour produire une suite de signaux de phases successives formant un cycle d'horloge dans lesquels les signaux ne sont pas égaux. </P><P>Le générateur 1 comprend des circuits à états multiples produisant un signal de phase différent pour chaque état et dont les états progressent cycliquement par des signaux émis par une source 3 de signaux principaux, des circuits retardateurs comprenant des moyens de comptage FF1, G2, G3, I1 pour retarder l'avance des circuits à états multiples d'un nombre variable de signaux principaux et des portes pour régler lesdits moyens de comptage à un compte relatif, lesdits circuits retardateurs comprenant un circuit de commande pour modifier ledit compte pour un signal de phase prédéterminé P2 en réponse à un signal de commande. </P><P>Application à un circuit horloge de système de traitement de données.</P>
|
