| 主权项 |
1﹒用以实施第一与第二二进制数字之减运算 而含有一数位滤波器之装置,该滤波具有 第一工具用以将所述之第一二进制数字作 偏位2补数运算。 第二工具用以将上述第二二进制数字作偏 位2补数运算及2补数运算第三工具用以 将上述偏位2补数运算后的第一二进制数 字与上述偏位2补数运算及2补数运算后 的第二二进制数字相加。 2﹒根据上述请求专利部份第1项之装置,其 中该第二工具包括: 用以将上述第二二进制数字作偏位2补数 运算的工具。 用以将上述偏位2补数运算后的第二二进 制数字作2补数运算之工具3﹒根据上述 请求专利部份第1项之装置,其中上述第 二工具包括: 用以将上述第二二进制数字作2补数运算 的工具。 用以将上述2补数运算后之第二二进制数 字作偏位2补数运算之工具4根据上述请 求专利部份第1项之装置,其中上述第二 工具包括: 反値工具用以将上述第二二进制数字的所 有数元(除最有效数元外),全部予以反 値; 用以将上述反値工具输出如1的工具。 5根据上述请求专利部份第1项之装置, 其中:上述数位滤波器处理一二进制信号 ,并将负数表成2补数型式,上述第一与 第二二进制数字即源自上述二进制信号; 上述数位滤波器含有工具用以在一套输出 接脚上产生上述二进制信号之迟延之复制 信号,并有一梯级网路交连至所述输出接 头用以调整与结合上述经迟延之二进制信 号。上述梯级网路包括至少一副电路连接 于多値输出接脚之二与一输出端点之间, 上述第一及/或第二工具含有信号加权工 具。上述副电路包括: 上述第一、第二与第三工具,经交连以处 理接往上述副电路的信号,而在上述输出 端产生一将自上述输出接脚取得之信号作 偏位2补数化,相加后加权而使之清晰。 6根据上述请求专利部份第5项的装置, 其中上述副电路包括多値加权函数电路, 其各输入分别与上述各输出接脚相接以产 生经加权之二进制信号。 上述第三工具包括一套加法器相互联接而 将上述经加权之信号作加运算与减运算结 合,而产生一滤波过的数位输出信号,上 述作加运算结合之加法器各可向应于两个 成二进制形式之上述经加权之信号而产生 二进制型式的数位和信号,而上述作减运 算之加法器各可向应于两个经加权之信号 ,其中之一为2补数型式,以产生数位差 信号。 上述第一工具以信号线与上述各个执行减 运算的加法器串连,用以变换加诸其上之 经加权之信号为偏位2补数型式。 因而使数位加运算是以二进制型式进行, 而数位减运算则以偏位2补数型式进行。 7﹒根据上述请求专利部份第5项的装置,其 中上述副电路包括一第一加法器,其具有 第一与第二输入与上述之不同输出接脚相 交连,并有一产生一第一二进制和信号之 输出。 第一加权工具具有一输入与一输出,并交 连至上述第一加法器的输出以已知之加权 因数对上述第一个二进制和信号加。 上述第二工具系交连至上述第一加权工具 用以变换上述第一经加权之二进制和信号 为偏位2补数型式,并将上述第一偏位2 补数化之经加权之和信号作2补数运算。 一第二加法器具有第一与第二输入与上述 各输出接脚不同之一相交连并有一产生一 第二二进制和信号之输出。 第二加权工具交运至上第二加法器的输出 以已知之加权因数对上述第二二进制和信 号加。 上述第一工具保交运至上述第二加权工具 用以变换上述第二加权过之二进制和信号 为偏位2补数型式。 上述第三工具包括一第三加法器,其具有 输入经耦合以接收上述2补数化之第一偏 位2补数化经加权之和信号与上述第三偏 位2补数化经加权之和信号,并有一输出 差信号即产生于其上。 八根据上述请求专利部份第五项之装置, 其中上述梯网路包括一第一信号径路,有 一输入耦合至上述各输出接脚之第一接脚 ,井有一输出,一第一经加权之二进制型 式之数位信号即产生于其上,并包含一第 一加权函数电路用以对收到之数位信号加 权。 一第二信号径路,此径路有一输入耦合至 上述各输出接脚之第二接脚,并有一输出 于其上产生一二进制型式的第二经加权之 数位信号,并包含一第二函数电路以对所 加之数位信号加权。 一第一加法器,具有一与上述第一信号线 相接的第一输入,一与上述第二信号路径 相接的第二输入,以及一输出在此输出上 产生一二进制型式的数位信号,井有代表 上述第一与第二经加权之数位信号之总和 之信号产生。 上述副电路包括一第三信号径路,此径略 有一输入与上述各输出接脚之第三接脚相 交连,并有一输出,于其上产生一偏位2 补数型式的第三经加权之数位信号,并包 含一第三加权函数电路用以对加上之数位 信号加权,上述第一工具用以变换在上述 第三径路上之数位信号为偏位2补数型式 一第四信号线,具有一与上述各输出接脚 之第四脚相接之输入,并有一输出于其上 产生一偏位2补数型式之第四经加权之数 位信号,并包含一第四加权函数电路用以 对收到的数位信号加权,上述第二工具用 以变换在上述第四线上之数位信号为偏位 2补数型式并产生一2补数化之上述第四 加权之数位信号。 上述第三工具包括一加法器,其具有一与 上述第三信号线相接的第一输入,一第二 输入经交运以接收上述2补数化之第四经 加权之数位信号,并有一输出于其上产生 一数位信号,代表上述第三与第四经加权 之数位信号之间的差。 9根据上述请求专利部份第5项之装置, 其中上述副电路包含一套信号,分别与上 述输出接脚相接以产生经加权及迟延过之 二进制信号。 一加法器构成之第一梯网路交连至上述第 一套信号线,并输出于其上产生一经加权 并迟延之二进制信号的第一和。 一加法器构成之第二梯网路,交连至第二 套上述信号,并有一输出于其上产生一 经加权并延迟之二进制信号之第二和。上 述第一工具包含变换上述第一和为偏位2 补数型式的工具,上述第二工具包含变换 上述第二和为偏位2补数型式的工具,并 产生一2补数化的上述第二偏位2补数和 之复制信号,上述第三工具包含一加法器 ,其具有一第一输入用以接收上述偏位2 补数型式的第一和,以及一第二输入用以 接收上述偏位2补数型式的第二和,并有 一输出于其上产生一滤波过的数位信号。 10﹒根据上述请求专利部份第7项之装置,其 中上述梯网路包括: 第三加权工具具有一输出,及一与上述输 出接脚之一相接的输入以对该接脚产生的 二进制信号加权。 与上述第三梯网路输出相接之工具用以变 换收到的数位信号为二进制型式。 一第四梯网路具有与上述第三加权工具的 输出及上述与第三加法器输出相接的工具 相接的输入,用以产生一输出和信号。 11根据上述请求专利部份任何一项的装 置,其中上述加函数电路以等于2负级数 乘数的加权函数値对上述收到的数位信号 加权。 12根据上述请求专利部份任何一项的装 置,其中上述2补数工具含有工具用以将 逻辑"1"当作加法器之进位数元交连至上 述2补数运算工具之输出。 13﹒根据上述请求专利部份任何一项的装置, 其中上述偏位2补数运算工具包括一反相 器以将一数位信号的最有效数元反値而为 偏位2补数化。 14﹒根据上述请求专利部份任何一项的装置, 其中上述偏位2补数运算工具与上述2补 数运算工具彼此串联,而包括一套反相器 将所有数元(除数位信号之最有效数元外 )全部反値而为偏位2补数化与2补数化 ,以及一工具用以将一逻辑"1"当作一加 法器之进位数元交连至上述反相器之输出 及上述最有效数元上。 |
