| 摘要 |
반도체층이 게이트 전극에 의해 광으로부터 차광되는 하부 게이트 박막 트랜지스터의 오프 전류가 감소된다. 박막 트랜지스터는 게이트 전극층; 제 1 반도체층; 제 1 반도체층 상에 접하여 설치된 제 2 반도체층; 게이트 전극층과 제 1 반도체층 사이에 접하여 설치된 게이트 절연층; 제 2 반도체층과 접하는 불순물 반도체층들; 및 불순물 반도체층들과 제 1 및 제 2 반도체층들과 부분적으로 접하는 소스 및 드레인 전극층들을 포함한다. 게이트 전극층 측 상의 제 1 반도체층의 전체면은 게이트 전극층에 의해 덮여지고, 제 1 반도체층이 소스 또는 드레인 전극층과 접하는 부분에서의 포텐셜 장벽은 0.5 eV 이상이다. |
