发明名称 积体电路包装总成
摘要
申请公布号 TW102073 申请公布日期 1988.08.01
申请号 TW076106025 申请日期 1987.10.09
申请人 LSI逻辑公司 发明人 亚伯.艾格汉;盖洛.克.费尔
分类号 H01L27/00;H05K13/00 主分类号 H01L27/00
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种积体电路包装总成包含: 一引线框,其包含模垫和引线指, 该引线指具有内外部份; 一积体电路切片,安装于该模垫上; 接线,将该切片连接于该引线指之内 部; 一包封,将该积体电路切片和该模垫 之组合件包住,以形成一包装件;及 一柔软压缩连续带,贴接于该模垫之 底部及该引线指,因使该包封材料之裂痕 减至最小程度者。2.根据上述申请专利范围第1项 之积体电路 包装总成,包括一种矽胶材料,于该IC 模和接线顶部,形成应力吸收涂料者。3.根据上述 申请专利范圈第2项之积体电路 包装总成,其中该矽胶材料涵盖该切片、 模垫、接线和引线指露出之表面,该矽胶 乃由该连缤带支持者。4.根据上述申请专利范围 第2.项之积体电路 包装总成,其中该矽胶仅盖住该切片表面 上之搭接垫,包括连接于该搭接垫引线之 端部及该切片之表面者。5.根据上述申请专利范 围第1项之积体电路 包装总成,其中该带乃由Kapton制成, 具有黏性背面,供黏贴于该模垫和引线指 者。6.根据上述申请专利范围第1项之积体电路 包装总成,其中该外部引线指自该包装件 伸出者。7.根据上述申请专利范围第1项之积体电 路 包装总成,其中该包封乃由环氧塑胶材料 制成者。8.根据上述申请专利范围第1项之积体电 路 包装总成,另包括一印刷电路板,将该包 装之切片组合件安装于其上,供作电气连 接者。9.曳根据上述申请专利范围第8.项之积体电 路 包装总成,其中该电气连接乃由蒸汽阶段 锡焊达成者。图式简单说明: 图l是一蒸汽阶段鍚焊器之代表; 图2是包含本发明一积体电路包装总成 之切开顶面图; 图3是图2所例示积体电路包装总成之 侧面图;及 图4A和4B是图2所例示积体电路包 装总成之交互具体实例之断面图。 全部图式指称元件之数字均相同。
地址 美国加州米比达巿麦卡锡路一五五一号