| 主权项 |
1.一种半导体记忆器装置,包括在半导体本件表面之源区,在源区旁边且与表面相绝缘之记忆闸,利用其可在半导体本体内诱生一电位阱,在此阱中,可予储存前述由源区供应之大量电荷载体形式;代表资讯之电荷包封,及一位于源区与记忆闸之间且与表面相缘缘之转换闸,经由该闸可使源区与电位阱间之连接相闭合或切断,其特点为在该记忆闸与源区之间有电压稳定装置,藉此装置之助,可于电荷载体介入室电位阱期间,可施加此一电压于源区,以使记忆闸与源区之间之电位差,以及因而所产生之电荷包封之大小,至少实际上完全与记忆闸之电压波动变化不相关连。2.根据申请专利范围第1项之半导体记忆装置,其中由源区,转换闸和记忆闸组构成为电荷耦合装置之输入级,包括有传送频导,所引入之资讯可在施加于配置在传送频道上之一列时钟电极上之时钟电压影响下经由此频道传送。3.根据申请专利范围第2项之半导体记忆装置,其中转换闸连接至信号源,电压经由其施加转换闸,此时,有资讯引入,电压即可由源区流通至转闸下方之电位阱内,或电压施加于转换闸,此时,至电位阱之电压供应即完全被阻塞。4.根据申请专利范围第2或第3项之半导体记忆装置,其中此装置之设置,藉助于此装置,使施加至时钟电极列之时钟电压位准亦施加至转换闸上。5.根据申请专利范围第1项之半导体记忆装置,其中烫区转换闸与记忆闸构成为一包括有绝缘闸场效电晶体之MOST/BIT动庇记忆晶格之一部份,其主电极区之一系由所述之源区所构成,此一区连接至位元线,而另一主电极区连接至记忆电晶电体下方之表面区,而闸电极连接至字组线。6.根据申请专利范围第1项之半导体记忆装置,其中该电压稳定装置包括有带能隙基准电压电路,此电路产生一与施加至记忆闸之电压相关之固定电压。7.根据申请专利范围第6项之半导体记忆装置,其中此装置之进一步设置,藉此装置之助,使记忆闸之临限压添加于由带能隙基准电压电路所产生之电压。图示简单说明:图1所示为具有普通输入级之电荷耦合图解;图2所示为普通动态记忆元件之截面及其等效电路图;图3所示为根据本发明之电荷耦合装置;图4示为图3中所示装置中所使用之带能隙基准电压源电路图:图5所示为用以利用临限电压Vth使图4中之基准电压增加之电路之电路图;图6所示为根据本发明之动态记忆元件。 |
