| 摘要 |
박막 트랜지스터의 채널이 형성되는 영역을 포함하는 반도체층과, 소스 전극층 및 드레인 전극층의 콘택트 저항(접촉 저항)이 작은 박막 트랜지스터가 제공되는 것이 과제의 하나다. 또한, 배선의 전기 저항이 작은 박막 트랜지스터가 제공되는 것이 과제의 하나다. 또한, 소스 전극층 및 드레인 전극층의 단부에 생기는 단차의 적어도 일부분을 덮는 반도체층을 캐리어가 원활하게 이동할 수 있는 구조를 갖는 박막 트랜지스터가 제공되는 것이 과제의 하나다. 박막 트랜지스터를 형성하는 데에 있어서, 제 1 전극층 위에 제 1 배선층이 형성되고, 제 2 전극층 위에 제 2 배선층이 형성되고, 제 1 전극층이 제 1 배선층의 단부로부터 연장되고, 제 2 전극층이 제 2 배선층의 단부로부터 연장되고, 제 1 전극층의 측면 및 상면과 제 2 전극층의 측면 및 상면에 반도체층이 전기적으로 접속되도록 형성된다. |
