| 主权项 |
1﹒一种产生具有预定频率之数位输出时钟信号的数位锁相回路,包括:第一数位参考时钟信号源;供以该数位输出时钟信号以产生相位时钟信号的装置;相位侦测器装置,回应于该第一数位参考时钟信号及该相位时钟信号以产生误差信号;以及供以该误差信号以产生代表该误差信号之被滤波型式之控制信号的装置;数位锁相回路的特征在于:数位参考信号源的频率是该数位输出时钟信号频率的非整数倍;可程式除法器装置回应于除数控制信号来分割该数位参考信号,获得具有该数位参考信号之非整数因数之该预定频率的该数位输出时钟信号;以及装置供以该数位参考信号与该控制信号以产生该除数控制信号。2﹒如申请专利范围第1项之数位锁相回路,其特征在于:产生该除数控制信号之该装置包含可控制地方割该数位参考信号以获得除数信号的装置,以及结合该除数信号与该控制信号以获得该除数控制信号的装置。3﹒如申请专利范围第3项之数位锁相回路,其特征在于;可控制分割的该装置包含产生预定顺序之除数信号的装置,因而任何产生的颤动是在该数位输出时钟信号之可接受之振幅的高频。4﹒如申请专利范围第3项之数位锁相回路,其特征在于;产生预定顺序之除数信号的该装置产生至少两个以预定方式交替于该顺序中之除数信号。5﹒如申请专利范围第4项之数位锁相回路,其特征在于;产生该顺序之至少两个除数信号的该装置以预定的均匀方式交替该至少两个除数信号,以便获得该数位输出时钟频率。6﹒如申请专利范围第5项之数位锁相回路,其特征在于:产生该锁相信号的该装置包含空隙信号资讯源,以及供以该数位输出时钟信号并回应于该空隙信号资讯之可控制的除法器装置,以控制调整该相位时钟信号率。7﹒如申请专利范围第5项之数位锁相回路,其特征在于:该第一参考时钟信号源包含与空隙输入信号同步的参考时钟信号源,以及分割该数位参考时钟信号以获得该第一数位参考时钟信号的除法器装置。8﹒如申请专利范围第7项之数位锁相回路,其特征在于:该至少两个除数包括33的第一除数以及34的至少一第二除数。9﹒如申请专利范围第8项之数位锁相回路,其特征在于;该标称频率为193个时间间隔,该第一除数及该至少第二除数的该顺序包括以该至少第二除数开始,每一时间间隔在该至少第二除数与该至少第一除数之间交替,每六个时间间隔该至少第二除数即重复二次,但在该除数交替的时间间隔66,129,192除外。10﹒如申请专利范围第9项之数位锁相回路,其特征在于:该数位参考信号具有61,84MHz的频率,该数位输出时钟信号具有61MHz的标称频率,该数位参考时钟信号具有128MHz的频率。11﹒如申请专利范围第2项之数位锁相回路,其特征在于;可控制分割的该装置包含获得该数位参考信号之预定分数除法的装置。12﹒如申请专利范围第11项之数位锁相回路,其特征在于;获得预定分数除法的该装置包含产生至少两个以预定顺序交替之除数的装置,其速率与该数位输出时钟信号之标称频率成预定关系。13﹒如申请专利范围第12项之数位锁相回路,其特征在于:产生该至少两个除数的该装置使其尽量频繁且匀称交替,因而任何产生的颤动是在该数位输出时钟信号之可接受振幅的高频。14﹒如申请专利范围第13项之数位锁相回路,其特征在于:该至少两个除数包括13的第一除数以及34的至少一第二除数。15﹒如申请专利范围第14项之数位锁相回路,其特征在于;该标称频率为个时间间隔,该第一除数及该至少第二除数的该顺序包括以该至少第二除数开始,每一时间间隔在该至少第二除数与该至少第一除数之间交替,每一个间间隔该至少第二除数即重复二次,但在该除数交替的时间间隔66,126 ,192除外。16﹒ 如申请专利范围第15项之数位锁相回路,其特征在于;该数位参考信号具有51 84MHz的频率,该数位输出时钟信号具有544MHz的标称频率,该数位参考时钟信号具有172MHz的频率。图示简单说明图中方块图包括表示本发明之实施例,图中本地参考时钟源l0即为1.728MHZ之VT1.5率。 |
