电子电路及其制作方法

摘要

本发明系提供一种电子电路及其制方法，在制作藉阳极氧化法而将铝闸配线表面加以氧化之电子电路时，可在所有的位置形成均一厚度的阳极氧化膜，又可藉简单的蚀刻处理得到必要的配线图案。形成一使通用之铝配线的宽度愈至末端则愈细的阳极氧化配线，又之后对于有必要进行蚀刻或是设置端子之某位置，则藉福特尼斯（__才卜二一__商品名）等之有机被覆材料加以被覆以便不进行阳极氧化，而在阳极氧化后，乃除去上述有机被覆材料而使非氧化面露出。

主权项

1﹒一种电子电路,其主要特征为:被形成在基板上之闸极配线,乃被连接至宽度较该闸极配线为大之第1配线,更者第1配线被连接至宽度较该第1配线为大之第2配线,上述闸极配线,第1配线,第2配线,系由金属材料所形成,而至少被覆其一部分形成上述金属材料之阳极氧化膜。2﹒一种定子电路之制作方法,其主要特征乃具备有:可选择性地在被形成在基板上之闸极或是连接于此之配线形成有机被覆材料,而在上述闸极配线或连接于此之配线,在电解液中通以电流而进行阳极氧化的工程以及在上述阳极式化工程之后,将上述闸极配线或是连接于此之配线中,以有机被覆材料所被覆部分之一部分加以蚀刻之工程。3﹒一种电子电路之制作方法,在至少在基板上备有闸极配线以及连接于此之配线之电子电路之制作方法中,控制上述配线之宽度以及到达上述闸极配线之电流通路而加以阶层化,且令形成于其之阳极氧化膜之厚度平均化。图示简单说明:第l图系本发明之半导体电路之制作工程(上面图),第2图系本发明之半导体电路之制作工程(断面图)。