| 主权项 |
1﹒一种以静态读写记忆体构成的多重按键检 测电路,系乃由一静态读写记忆体及一控 制电路单元等所构成,该控制电路单元系 主要包括有: 一逻辑闸电路,作为数个正反器之输出入 讯号处理,由反及闸、反相闸、互斥或 闸等元件构成,其中该互斥或闸系将目 前按键状态与静态读写记忆体读出的信 号作比较; 一第一正反器,将前述互斥或间之输出与 读写记忆体中R/wB信号负缘取同步信号 一第二正反器,将4K信号的负缘取1K信号 ,作为静态读写记忆体中R/WB端的输入 信号; 一第三正反器,系将按键所产生的信号与 静态读写记忆体致能端信号之负缘取同 步信号以将目前按键状态重行写入读写 记忆体中; 本电路系结合于一具有复数个按键之 按键电路,按键电路经逻辑电路送出按键 信号至本电路中,该读写记忆体之记忆容 量依据按键电路之按键数而定,其以read /、write (读/写)之方式记忆每个按键 之前一按键状态,来和目前按键状态作比 较,以辨别多键按键中那个键按下或放开。 2﹒如申请专利范围第1项所述之以读写记忆 体构成的多重按键检测电路,其静态读写 记忆体其系为一15*1位元(bits)之记 忆体装置。 3﹒如申请专利范围第1项所述之以读写记忆 体构成的多重按键检测电路,其检测电路 所结合之按键电路系为一直接式或一矩阵 式之按键电路。图示简单说明: 图一系本创作之检测电路结合于直接( direct)按键排列式电路图; 图二系本创作之检测电路结合于矩阵( matrix)按键排列式之电路图; 图三所示系本创作检测电路之较佳实施 例详细电路图; 图四系本创作检测电路相关节点的时序 图。 |
