| 主权项 |
1﹒一种高容量叠层电容之动态记忆体制法,包括:一于基底或井区上方依序成长一闸氧化层,沈积第一复晶矽层/氧化层/第二复晶矽层/氮化矽层/另一氧化层之步骤一实施位元线光罩/覆光阻,以进行前述上方氧化层、氮化矽层及第二复晶矽层蚀刻之步骤;─一实施氮化矽沈积/蚀刻,以形成第二复晶矽侧壁之步骤;一蚀刻第二复晶矽层下方氧化层及蚀刻第一复晶矽层之步骤;一实施源/泄极区离子植入之步骤;一化学气相沈积一氧化层及蚀刻转变为第一复晶矽层侧壁之步骤;一蚀刻去除第二复晶矽层外围之氮化矽层侧壁及顶部氮化矽层之步骤;一覆盖复晶矽通道光罩/上光阻/蚀刻形成复晶矽通道之步骤;一第三复晶矽层沈积/掺杂/覆光罩/上光阻/蚀刻,以使第三复晶矽层得与第二复晶矽层相互接触,并形成为叠层电容底部电极之步骤;一覆盖介电质层于第三复晶矽层之步一第四复晶矽层沈积/掺杂/覆光罩/上光阻/蚀刻之步骤;及一覆盖护层及蚀刻形成位元线接触区窗口之步骤者。2﹒如申请专利范围第l项所述之高容量叠层电容之动态记忆体制法,其中该第一复晶矽层之沈积厚度约为35O0A者。3﹒如申请专利范围第1项所述之高容量叠层电容之动态记忆体制法,其中该第一与第二复晶矽层间之氧化层系以化学气相沈积法制成,其沈积厚度为1500A者。4﹒如申请专利范围第1项所述之高容量叠层电容之动态记忆体制法,其中第二复晶矽层之沈积厚度约为5000A者。5﹒如申请专利范围第1项所述之高容量叠层电容之动态记忆体制法,其中第二复晶矽层上方之氮化矽及氧化层之厚度均约为500A者。6﹒如申请专利范围第1项所述之高容量叠层电容之动态记忆体制法,其中该第一复矽侧壁之厚度约在1000A者。7﹒如申请专利范围第1项所述之高容量叠层电容之动态记忆体制法,其中第三、第四复晶矽层之沈积厚度均约为1000A者。8﹒如申请专利范围第1项所述之高容量叠层电容之动态记忆体制法,其中更可在第二复晶矽层上方另形制出其他层类似之复晶矽层构造物,以加高突起厚度,以调整叠层电容表面积大小者。9﹒如申请专利范围第1项所述之高容量叠层电容之动态记忆体制法,其中该第三复晶矽层蚀刻步骤中,更可视电容布局而一并将第二复晶矽层局部蚀刻去除者。10﹒一种高容量叠层电容之动态记忆体构造,主要为一种垂直四层或四层以上之复晶矽动态记忆体构造,为以第一复晶矽与基底或井区之源/泄极区间构成记忆元,而于第一复晶矽层上方覆盖隔离氧化层后,再形成一向上突起之第二复晶矽层,于第二复晶矽层上方覆盖及直接接触一第三复晶矽层及依次向上形成一介质电质及一第四复晶矽层;藉由第二复晶矽层之介入,使第三、第四复晶矽层之间所构成之叠层电容表面积增加,提供一种较高电容量之叠层电容构造者。11﹒如申请专利范围第10项所述之高容量叠层电容之动态记忆体构造,其中该第一复晶矽层之厚度约为3500A者。12﹒如申请专利范围第10项所述之高容量叠层电容之动态记忆体构造,其中第二复晶矽层之厚度约为5000A者。13﹒如申请专利范围第10项所述之高容量叠层电容之动态记忆体构造,其中第三、第四复晶矽层之厚度均约为1000A者。14﹒如申请专利范围第10项所述之高容量叠层电容之动态记忆体构造,其中更可在第二复晶矽层上方更制出其他层类似之复晶矽层构造物,以加高突起厚度,以调整叠层电容表面积大小者。15﹒如申请专利范围第10项所述之高容量叠层电容之动态记忆体构造,其中该第三复晶矽层成形时,更可视电容布局而一并将第二复晶矽层局部切割去除者。图示简单说明:第一图:系传统动态记忆体剖面构造图。第二图:系本发明之动态记亿体剖面构造图。第三图:系本发明之制程剖面示意图。 |
