自动对准袋形区形成方法

摘要

本发明系关于一种自动对准袋形区形成方法，尤指一种可使据以提供做为防止短通道效应之袋形区之占用区域缩小之形成方法，以获致降低接面电容量及防止操作速度过于迟缓者，主要为在定义形成之复晶矽层的外围位置形成源／泄极区，其次再于复晶矽层外围覆盖液相沈积氧化层，并经使覆盖在复晶矽上方之光阻宽度适当缩减后，经对复晶矽蚀刻形成自动对准在两侧之窄型缺口，于窄型缺口进行浅掺杂区及袋形区之植入步骤，藉此等方法之改变，即令形成之袋形区仅包覆住浅掺杂区外围之窄小区域而已，故可适当降低接面电容量及降低对元件速度之影响。

主权项

1.一种自动对准袋形区形成方法,包括:一为在定义形成复晶矽闸极区域后,进行高浓度源/泄极区植入以形成源/泄极区之步骤;一液相沈积作业选择性地覆盖氧化层于复晶矽闸极以外区域之步骤;一对覆盖在复晶矽闸极表面之光阻进行削薄以缩短其宽度之步骤;一对复晶矽闸极未覆盖光阻之两侧部位进行蚀刻,以形成窄小缺口之步骤;一对复晶矽闸极两侧窄小缺口进行浅掺杂区及袋形区离子植入之步骤;藉以构成一种令袋形区仅分布于元件浅掺杂区外围部者。2.如申请专利范围第1项所述之自动对准袋形区形成方法,其中该形成之元件为NMOS元件时,浅掺杂区使用N-材料,而袋形区使用P+材料者。3.如申请专利范围第1项所述之自动对准袋形区形成方法,其中该形成之元件为PMOS元件时,浅掺杂区使用P-材料,而袋形区使用N+材料者。第一-四图:系本发明之制程剖面示意图。第五、六图:系传统制程之剖面示意图