| 主权项 |
1.一种降低积体电路接面漏电流的制造方法,适用于以LOCOS制程形成场氧化层来定义元件区的矽基底上制造电晶体元件,其中该场氧化层系以包含一第一氧化层、一氮化矽层、一第二氧化层、及一氮化矽间隔所构成的遮蔽层来定义图案,并且使得元件区边缘产生晶格缺陷,该制造方法包括下列步骤:去除该氮化矽间隔层;形成一保护层覆盖在该基底欲形成闸极结构的区域;利用该第二氧化层、该场氧化物、及该保护层当作罩幕,作第一次源/汲极区离子布植,用以在该元件区的边缘部分形成第一植入区;去除该保护层、该第二氧化层、该氮化矽层、及该第一氧化层,露出该元件区;在该基底上形成闸极结构;以及以该闸极结构当作罩幕,作第二次源/汲极区离子布植,用以在该闸极结构下方的两侧形成第二植入区,其与该第一植入区联成一完整的源/汲极区,并使该第一植入区更深入该矽基底内而远离该些晶格缺陷,降低积体电路的接面漏电流。2.如申请专利范围第1项所述的方法,其中该氮化矽间隔层是以活性离子蚀刻去除的。3.如申请专利范围第1项所述的方法,其中该保护层是一光阻层。4.如申请专利范围第1项所述的方法,其中该第一次源/汲极区离子布値的能量大于第二次源/汲极离子布植的能量。5.如申请专利范围第4项所述的方法,其中该第一次源/汲极区离子布値的能量介于100至300KeV,且植入离子量是介于210C^15C至510C^15C atoms/cmC^2C。6.如申请专利范围第4项所述的方法,其中该第二次源/汲极区离子布値的能量是介于50至150KeV,且植入离子量是介于210C^15C至510C^15C atoms/cmC^2C。7.如申请专利范围第1项所述的方法,其中该闸极结构包括一闸极氧化层及一闸极复晶矽层。8.一种降低积体电路接面漏电流的制造方法,适用于以LOCOS制程形成场氧化层来定义元件区的矽基底上制造电晶体元件,其中该场氧化层系以包含一垫氧化层及一氮化矽层所构成的遮蔽层来定义图案,并且使得元件区边缘产生晶格缺陷,该制造方法包括下列步骤:在该基底表面上形成一覆层;去除该覆层的表面部分以露出该氮化矽层提高的内缘部分;去除该氮化矽层提高的内缘部分;形成一保护层覆盖在该基底欲形成闸极结构的区域;利用该覆层剩余的部分、该场氧化物、及该保护层当作罩幕,作第一次源/汲极区离子布植,用以在该元件区的边缘部分形成第一植入区;去除该保护层、该覆层剩余的部分、该氮化矽层、及该垫氧化层,露出该元件区;在该基底上形成闸极结构;以及以该闸极结构当作罩幕,作第二次源/汲极区离子布植,用以在该闸极结构下方的两侧形成第二植入区,其与该第一植入区联成一完整的源/汲极区,并使该第一植入区更深入该矽基底内而远离该些晶格缺陷,降低积体电路的接面漏电流。9.如申请专利范围第8项所述的方法,其中该覆层是一旋附玻璃层,其较佳厚度是介于3000埃至10000埃。10.如申请专利范围第8项所述的方法,其中该覆层是一聚醯亚胺层,其较佳厚度是介于3000埃至10000埃。11.如申请专利范围第8项所述的方法,其中该覆层是一光阻材料层,其较佳厚度是介于3000埃至10000埃。12.如申请专利范围第8项所述的方法,其中使用活性离子蚀刻以去除该覆层的表面部分。13.如申请专利范围第8项所述的方法,其中使用化学性机械磨光以去除该覆层的表面部分。14.如申请专利范围第8项所述的方法,其中该氮化矽层提高的内缘部分是以活性离子蚀刻去除的。15.如申请专利范围第8项所述的方法,其中该保护层是一光阻层。16.如申请专利范围第8项所述的方法,其中该第一次源/汲极区离子布値的能量大于第二次源/汲极区离子布植的能量。17.如申请专利范围第16项所述的方法,其中该第一次源/汲极区离子布値的能量是介于100至300KeV,且植入离子量是介于210C^15C至510C^15C atoms/cmC^2C。18.如申请专利范围第16项所述的方法,其中该第二次源/汲极区离子布値的能量是介于50至150KeV,且植入离子量是介于210C^15C至510C^15C atoms/cmC^2C。19.如申请专利范围第8项所述的方法,其中该闸极结构包括一闸极氧化层及一闸极复晶矽层。20.如申请专利范围第7或19项所述的方法,其中该闸极结构包括一金属矽化物层以形成金属复晶矽化物闸极结构。第1A至1D图是剖面示意图,绘示习知之局部氧化方法的制造流程;第2A至2D图是剖面示意图,绘示根据本发明第一较佳实施例的制造流程;第3A至3D图是剖面示意图,绘示根据本发明第二较佳实施例的制造流程;第4A图显示根据本发明方法所制得元件的俯视图;及第4A至4D图分别是第4A图在IVB--IVB线,IVC--IVC线,及IVD--IVD线的剖面 |
