| 主权项 |
1.一种闸极在下之多晶矽、锗、或矽锗薄膜电晶体之制造方法,其包括:a)提供一玻璃作为基板;b)令低阻値之物质沉积于该基板形成闸极;c)使于该闸极上成长低温绝缘层做为闸极介电层;d)以超高真空化学气相沉积法(UHV/CVD)、低压化学气相沉积法(LPCVD)或气相源分子束磊晶法(Gas Source MBE)于550℃以下,于该闸极介电层上成长未掺杂之多晶矽、锗、或矽锗层;e)于该未掺杂之多晶矽、锗、或矽锗层上成长掺杂之多晶矽、锗、或矽锗层;以及f)于该未掺杂之多晶矽、锗、或矽锗层上,选择性蚀刻该掺杂多晶矽、锗、或矽锗层,形成源极与汲极(source and drain)。2.如申请专利范围第1项所述之制造方法,其中该玻璃系一般常见之玻璃。3.如申请专利范围第1项所述之制造方法,其中该低阻値之物质系耐高温金属(如铬,钨,矽化金属等)或掺杂之多晶矽、锗、矽锗合金。4.如申请专利范围第1项所述之制造方法,其中该闸极介电层其厚度为30--100nm。5.如申请专利范围第1项所述之制造方法,其中该成长未掺杂之多晶矽、锗、或矽锗层,其厚度为20--200nm。6.如申请专利范围第1项所述之制造方法,其中该再成长掺杂之多晶矽、锗、或矽锗层,其厚度为20--100nm。7.如申请专利范围第1项所述之制造方法,其中该成长未掺杂之多晶矽、锗、或矽锗层系矽层。8.如申请专利范围第1项所述之制造方法,其中该成长未掺杂之多晶矽、锗、或矽锗层系锗层。9.如申请专利范围第1项所述之制造方法,其中该成长未掺杂之多晶矽、锗、或矽锗层系矽锗层。10.如申请专利范围第1项所述之制造方法,其中该再成长掺杂之多晶矽、锗、或矽锗层系矽层。11.如申请专利范围第1项所述之制造方法,其中该再成长掺杂之多晶矽、锗、或矽锗层系锗层。12.如申请专利范围第1项所述之制造方法,其中该再成长掺杂之多晶矽、锗、或矽锗层系矽锗层。13.如申请专利范围第1项所述之制造方法,其中该选择性蚀刻掺杂之多晶矽锗层于未掺杂之多晶矽层上,系以HF/HNOC_3C/CHC_3CCOOH完成之。14.如申请专利范围第1项所述之制造方法,其中于该步骤(d)中所使用之成长方法系可为超高真空化学气相沉积法(UHV/CVD)。15.如申请专利范围第14项所述之制造方法,其中使用该超高真空化学气相沉积法时,加热源之外壁系为一热壁(hotwall)。16.如申请专利范围第14项所述之制造方法,其中使用该超高真空化学气相沉积法时,所使用之矽源材(Sisource)系为SiHC_4C或SiC_2CHC_6C,锗源材(Ge source)系为GeHC_4C。17.如申请专利范围第14项所述之制造方法,其中使用该超高真空化学气相沉积法时,该低温绝缘层系于低于500℃下成长。18.如申请专利范围第14项所述之制造方法,其中使用该超高真空化学气相沉积法时,其低温成长及掺杂温度系介于500℃-600℃。19.如申请专利范围第14项所述之制造方法,其中使用该超高真空化学气相沉积法时,该成长及掺杂过程系以极低成长压力约1mTorr及背景压力10C^-8CTorr下进行。20.如申请专利范围第14项所述之制造方法,其中使用该超高真空化学气相沉积法时,系以0.66nm/min之成长速度,成长该未掺杂之多晶矽层。21.如申请专利范围第14项所述之制造方法,其中使用该超高真空化学气相沉积法时,系以2nm/min之成长速度,成长该掺杂之多晶矽锗层。22.如申请专利范围第1项所述之制造方法,其中于该步骤(d)中所使用之成长方法系可为低压化学气相沉积法(LPCVD)。23.如申请专利范围第22项所述之制造方法,其中使用该低压化学气相沉积法时,加热源之外壁系为一热壁(hotwall)。24.如申请专利范围第22项所述之制造方法,其中使用该低压化学气相沉积法时,所使用之矽源材(Si source)系为SiHC_4C或SiC_2CHC_6C,锗源材(Ge source)系为GeHC_4C。25.如申请专利范围第22项所述之制造方法,其中使用该低压化学气相沉积法时,该低温绝缘层系于低于500℃下成长。26.如申请专利范围第22项所述之制造方法,其中使用该低压化学气相沉积法时,其低温成长及掺杂温度系介于500℃-600℃。27.如申请专利范围第22项所述之制造方法,其中使用该低压化学气相沉积法时,该成长及掺杂过程系以极低成长压力约10C^-2C-10C^-3CTorr及背景压力约10C^-4CTorr下进行。28.如申请专利范围第22项所述之制造方法,其中使用该低压化学气相沉积法时,系以1m/min之成长速度,成长该未掺杂之多晶矽层以及以2nm/min之成长速度,成长该掺杂之多晶矽锗层。29.如申请专利范围第1项所述之制造方法,其中于该步骤(d)中所使用之成长方法系可为气相源分子束磊晶法(Gas Source MBE)。30.如申请专利范围第29项所述之制造方法,其中使用该气相源分子束磊晶法时,加热源之外壁系为一冷壁(coldwall)。31.如申请专利范围第29项所述之制造方法,其中使用该气相源分子束磊晶法时,所使用之矽源材(Si source)系为SiHC_4C或SiC_2CHC_6C,锗源材(Ge source)系为GeHC_4C。32.如申请专利范围第29项所述之制造方法,其中使用该气相源分子束磊晶法时,该低温绝缘层系于低于500℃下成长。33.如申请专利范围第29项所述之制造方法,其中使用该气相源分子束磊晶法时,其低温成长及掺杂温度系介于500℃-600℃。34.如申请专利范围第29项所述之制造方法,其中使用该气相源分子束磊晶法时,该成长及掺杂过程系以极低成长压力约10C^-3CTorr及背景压力约10C^-10CTorr下进行。35.如申请专利范围第1项所述之制造方法,其中系掺杂三价之离子而制造成一p--type电晶体。36.如申请专利范围第35项所述之制造方法,该三价之离子系硼。37.如申请专利范围第1项所述之制造方法,其中系掺杂五价之离子而制造成一n--type电晶体。38.如申请专利范围第37项所述之制造方法,该五价之离子系磷或砷。39.一种闸极在上之多晶矽薄膜电晶体之制造方法,其包括:a)提供一玻璃作为基板;b)以超高真空化学气相沉积法(UHV/CVD)、低压化学气相沉积法(LPCVD)或气相源分子束磊晶法(Gas Source MBE)于550℃以下,于该基板上成长未掺杂之多晶矽、锗、或矽锗层;c)使于该未掺杂之多晶矽、锗、或矽锗层上再低温成长掺杂之多晶矽、锗、或矽锗层;d)使于该掺杂之多晶矽、锗、或矽锗层上再成长低温氧化层;e)定义源极与汲极(source and drain),先以BOE溶液于掺杂之多晶矽、锗、或矽锗层上蚀刻低温氧化层;f)于未掺杂之多晶矽、锗、或矽锗层上选择性蚀刻掺杂之多晶矽、锗、或矽锗层,使形成源极与汲极。g)成长低温绝缘层,以作为闸极介电层;以及h)沉积低阻値之闸极材质并定义其区域。40.如申请专利范围第39项所述之制造方法,其中该玻璃系一般常见之玻璃。41.如申请专利范围第39项所述之制造方法,其中该成长未掺杂之多晶矽、锗、或矽锗层,其厚度为20--200nm。42.如申请专利范围第39项所述之制造方法,其中该再成长掺杂之多晶矽、锗、或矽锗层,其厚度为20--100nm。43.如申请专利范围第39项所述之制造方法,其中该成长低温氧化层,其厚度为200--300nm。44.如申请专利范围第39项所述之制造方法,其中该成长低温绝缘层,以作为闸极介电层其厚度为30--100nm。45.如申请专利范围第39项所述之制造方法,其中该成长未掺杂之多晶矽、锗、或矽锗层系矽层。46.如申请专利范围第39项所述之制造方法,其中该成长未掺杂之多晶矽、锗、或矽锗层系锗层。47.如申请专利范围第39项所述之制造方法,其中该成长未掺杂之多晶矽、锗、或矽锗层系矽锗层。48.如申请专利范围第39项所述之制造方法,其中该再成长掺杂之多晶矽、锗、或矽锗层系矽层。49.如申请专利范围第39项所述之制造方法,其中该再成长掺杂之多晶矽、锗、或矽锗层系锗层。50.如申请专利范围第39项所述之制造方法,其中该再成长掺杂之多晶矽、锗、或矽锗层系矽锗层。51.如申请专利范围第39项所述之制造方法,其中该选择性蚀刻掺杂之多晶矽锗层于未掺杂之多晶矽层上,系以HF/HNOC_3C/CHC_3CCOOH完成之。52.如申请专利范围第39项所述之制造方法,其中系掺杂三价之离子而制造成一p--type电晶体。53.如申请专利范围第52项所述之制造方法,该三价之离子系硼。54.如申请专利范围第39项所述之制造方法,其中系掺杂五价之离子而制造成一n--type电晶体。55.如申请专利范围第54项所述之制造方法,该五价之离子系磷或砷。第一图:系本案闸极在下多晶矽薄膜电晶体之示意图。第二图:系本案闸极在上多晶矽薄膜电晶体之 |
