| 主权项 |
1. 一种清除位址转换参照缓冲器(TLB)之架构,包括:一加法器,用以执行一有效位址与一区段基値之加法运算,而产生一线性位址;一多工器,以该有效位址与该线性位址为输入,而提供其中之一为输出;以及一TLB装置,连接该多工器,用以将该线性位址转换为一实际位址,并且受该有效位址直接定址而得以清除相应之资料。2. 如申请专利范围第1项所述之TLB架构,其中,该多工器系受一清除指令控制,以于保护性页错误发生时,输出该有效位址而定址该TLB装置。3. 如申请专利范围第1项所述之TLB架构,其中,当保护性页错误发生时,该区段基値系设定为零,以使该线性位址相等于该有效位址,俾定址该TLB装置清除资料。4. 如申请专利范围第1项所述之TLB架构,其中,该有效位址系于保护性页错误发生时,由一暂存器所提供者。5. 如申请专利范围第1项所述之TLB架构,其中,该多工器系由一逻辑电路所提供之逻辑讯号而令该有效位址直接供至该TLB装置。6. 如申请专利范围第5项所述之TLB架构,其中,该逻辑讯号系由一清除指令控制产生。7. 如申请专利范围第1项所述之TLB架构,其中,该TLB装置受一清除请求讯号致能而得清除相应之资料。8. 一种清除TLB之架构,包括:一选择机构,选择一区段基値和一零値其中之一为输出;一加法器,用以执行一有效位址和来自该选择机构输出结果之加法连算;以及一LTB装置,连接该加法器,以该加法器之输出进行位址转换及资料清除之动作。9. 一种清除位址转换参照缓冲器(TLB)之方法,适用于具有TLB装置之一电脑系统中,该方法包括:将一有效位址与一区段基値相加而形成一线性位址;以该TLB装置转换该线性位址为一实际位址;以及以该有效位址定址以清除该TLB装置内相应位址之责料。10. 如申请专利范围第9项所述之方法更包括以一清除指令控制该有效位址送到该TLB装置。11. 如申请专利范围第9项所述之方法更包括设定该区段基値为零,以使该线性位址相等于该有效位址,而亦得定址该TLB装置以利清除资料。12. 如申请专利范围第9项所述之方法,其中,该有效位址与该区段基値系藉一加法器相加。13. 如申请专利范围第9项所述之方法,其中,该有效位址与该线性位址系经一多工器控制而选择输出至该TLB装置。14. 如申请专利范围第13项所述之方法,其中,该多工器系由一清除指令所控制。15. 如申请专利范围第9项所述之方法,其中,该TLB装置系受一清除请求讯号致能而得清除相应位址之资料。图示简单说明:第1图为流程图,绘示发生保护性页错误时之处理方式。第2图绘示依照习知方法一清除TLB装置之架构。第3图绘示依照本发明一较佳实施例之清除TLB装置之架构 |
