使用闸极耦合矽控整流器之静电放电防护电路

摘要

本发明之静电放电防护电路是由闸极耦合PTLSCR与NTLSCR元件所构成。PTLSCR元件是由一个短通道PMOS元件并入一横向矽控整流器而成，NTLSCR元件是由一短通道NMOS元件并入一横向矽控整流器而成。闸极耦合技术乃是利用一电容Cp(Cn)耦合一些静电放电暂态变化的电压到 PTLSCR(NTLSCR)元件内之PMOS(NMOS)元件的闸极上，因而触发 PTLSCR(NTLSCR)导通来旁通静电放电的电流。因此闸极耦合技术被用来更降低PTLSCR与NTLSCR元件的触发导通电压，使该导通电压能够低于在深次微米互补式金氧半制程技术下之更薄的闸极氧化层的崩溃电压，因而可以有效地用来保护此愈来愈薄的闸极氧化层。

主权项

2.如申请专利范围第1项所述之互补式金氧半静电放电防护电路,该静电放电防护电路有一N型井区/P型基底的结构。3.如申请专利范围第1项所述之互补式金氧半静电放电防护电路,该静电放电防护电路有一P型井区/N型基底的结构。4.如申请专利范围第1项所述之互补式金氧半静电放电防护电路,该垫片是一输入垫片。5.如申请专利范围第1项所述之互补式金氧半静电放电防护电路,该垫片是一输出垫片。6.如申请专利范围第1项所述之互补式金氧半静电放电防护电路,该第一低电压触发矽控整流器有一阳极连接到VDD,有一阴极连接到该垫片;该第二低电压触发矽控整流器有一阳极连接到该垫片,有一阴极连接到VSS。7.一静电放电防护电路包含:一第一横向矽控整流器,其阳极连接到第一电压源,其阴极连接到一垫片;该第一横向矽控整流器包含一PMOS元件,用来降低该第一横向矽控整流器的触发导通电压等效该PMOS元件的骤回崩溃电压;另包含一第一电容器连接于该垫片与该PMOS元件闸极,该第一电容器可降低第一横向矽控整流器的触发导通电压,使其低于该PMOS元件的骤回崩溃电压;以及一第二横向矽控整流器,其阴极连接到第二电压源,其阳极连接到该垫片;该第二横向矽控整流器包含一NMOS元件,用来降低该第二横向矽控整流器的触发导通电压等效于该NMOS元件的骤回崩溃电压;另包含一第二电容器连接于该垫片与该NMOS元件的闸极,该第二电容器可降低该第二横向矽控整流器的触发导通电压,使其低于该NMOS元件的骤回崩溃电压。8.如申请专利范围第7项所述之静电放电防护电路,该第一横向矽控整流器用来防护ND模式的静电放电;该第一横向矽控整流器包含有一第一寄生二极体,用来防护NS模式的静电放电;该第二横向矽控整流器用来防护PS模式的静电放电;该第二横向矽控整流器包含有一第二寄生二极体,用来防护PD模式的静电放电。9.如申请专利范围第7项所述之静电放电防护电路,该静电放电防护电路有一N型井区/P型基底的结构。10.如申请专利范围第7项所述之静电放电防护电路,该静电放电防护电路有一P型井区/N型基底的结构。11.如申请专利范围第7项所述之静电放电防护电路,该垫片是一输入垫片。12.如申请专利范围第7项所述之静电放电防护电路,该垫片是一输出垫片。13.一半导体装置,用来提供互补式金氧半积体电路输入级的静电放电防护作用,包含有:一第一低电压触发横向矽控整流器制作于一半导体基底,其阳极连接到第一电压源,其阴极连接到该积体电路的一垫片;该第一低电压触发横向矽控整流器包含一PMOS元件,用来降低该第一低电压触发横向矽控整流器的触发导通电压等效于该PMOS元件的骤回崩溃电压。14.如申请专利范围第13项所述之半导体装置,另包含有一第一电容器连接于该垫片与该PMOS元件的闸极;该第一电容器可降低该第一低电压触发横向矽控整流器的触发导通电压,使其低于该PMOS元件的骤回崩溃电压。15.如申请专利范围第14项所述之半导体装置,该第一电容器是利用一多晶矽(poly)层做在该垫片下而成的。16.如申请专利范围第13项所述之半导体装置,该第一低电压触发横向矽控整流器是阳极是用一P型浓布植区做在一N型井区于一P型基底上而成的。17.如申请专利范围第13项所述之半导体装置,另包含有一第二低电压触发横向矽控整流器与该第一低电压触发横向矽控整流器集积在一起;该第二低电压触发横向矽控整流器包含有一阴极连接到第二电压源,有一阳极连接到该垫片;该第二低电压触发横向矽控整流器包含一NMOS元件,用来降低该第二低电压触发横向矽控整流器的触发导通电压等效于该NMOS元件的骤回崩溃电压。18.如申请专利范围第17项所述之半导体装置,该第二低电压触发横向矽控整流器的阴极是用一N型浓布植区做在一N型井区于一P型基底上而成的。19.如申请专利范围第17项所述之半导体装置,另包含有一第二电容器连接于该垫片与该NMOS元件的闸极;该第二电容器可降低该第二低电压触发横向矽控整流器的触发导通电压,使其低于该NMOS元件的骤回崩溃电压。20.如申请专利范围第19项所述之半导体装置,该第二电容器是用一多晶矽(poly)层做在该垫片下而成的。21.如申请专利范围第13项所述之半导体装置,该半导体装置可用N型井区/P型基底的制程结构来实现。22.如申请专利范围第13项所述之半导体装置,该半导体装置可用P型井区/N型基底的制程结构来实现。23.如申请专利范围第13项所述之半导体装置,该垫片是一输入垫片。24.如申请专利范围第13项所述之半导体装置,该垫片是一输出垫片。图示简单说明:第1图系显示一习知的静电放电防护电路,此电路利用闸极接地的NMOS元件来当做第二级的静电放电防护;第2图系显示一利用互补式低电压触发矽控整流器结构做的一习知的静电放电防护电路;第3图系显示利用本发明所实现静电放电防护电路;第4图系显示本发明之闸极耦合NTLSCR与PTLSCR元件制做于N型井区/P型基底互补式金氧半制程技术下之元件结构剖面图;