| 主权项 |
1. 一种位址码内建型解码器,其包括:一记忆器,于其内预存该解码器所需之控制码及地址码,俾减少生产包装脚;一控制码储存器,其接收该记忆器所储存之控制码并予闩锁(Latch),俾藉该控制码控制该解码器其余元件之动作;一探测器,其用以接收外界传入之资料;一除法器,其提供该解码器各主要元件之时序源;一振荡器,其于该探测器接收到外界资料时启始振荡,俾提供该除法器一时序;一码区段判别器,其接收该探测器输出之外界资料,并判定该外界资料系为地址码或资料码;一地址码核对器,其接收该码区段判别器送出之地址码并核对其是否与该记忆器内预存之地址码相同;一迁移暂存器,其可暂存该探测器接收之资料码;一资料码核对器,其接收该码区段判别器送出之资料码,并核对该资料码是否与该迁移暂存器内所存之上次传入之资料码相同;一控制器,其接收该地址码核对器及该资料码核对器之结果,并据以决定是否发出一确认讯号予外界;一闩锁器,其用以将该迁移暂存器内所暂存之资料闩锁起来;一及闸电路,其用以决定是否该闩锁器所闩锁之资料可被送往外界;一缓冲器,其于该控制器确认时发出讯号予该闩锁器及该及闸电路,俾该闩锁器可将该资料码闩锁且该及闸电路可将该闩锁之资料送至外界。2. 如申请专利范围第一项之位址码内建型解码器,更包括一指定码处理器,其内具一由硬体电路完成之指定特殊码。3. 如申请专利范围第二项之位址码内建型解码器,该指定码处理器受该记忆器内预存之控制码之控制,俾决定是否将该指定码送入该地址码核对器,俾该地址码核对器将该指定码与外界传入之指定码做一比较。4. 如申请专利范围第一项之位址码内建型解码器,其中该控制码储存器系由至少一组平行式闩锁器所组成。5. 如申请专利范围第一项之位址码内建型解码器,其中该记忆器系可程式唯读记忆体(PROM)。6. 如申请专利范围第一项之位址码内建型解码器,其中该记忆器系可抹除可程式唯读记忆体(EPROM)。7. 如申请专利范围第一项之位址码内建型解码器,其中该记忆器系电子式可程式化可抹除式唯读记忆体(EEPROM)。8. 如申请专利范围第一项之位址码内建型解码器,其中该控制码储存器所Latch之控制码可控制该除法器至该记忆器之路径,俾决定该解码器之解码方式为二态或三态。9. 如申请专利范围第八项之位址码内建型解码器,其中该二态系指相对于该解码器所接正电源之“高"(High)状态。图示简单说明:第一图系习用之解码器方块图;第二图系本案之解码器方块图;第三图系本案之控制码储存器内部架构; |
