发明名称 半导体装置
摘要 本发明提供一种JFET结构,其夹止电压可由控制光罩尺寸的方法来设定,既不需改变制程又同时适用于很低和很高电压下藉串接一具有一扩散或布值通道之第一JFET来操作,其中该通道可平行于半导体本体表面作横向夹止,该半导体本体具有一第二JFET,其具有一高崩溃电压外,还有较第一JFET为高的夹止电压。为再提高崩溃电压,第一及第二JFET的组合可再多串联一个第三JFET,亦不需改变制程,这个第三JFET的通道导电型正与第一和第二JFET的相反。
申请公布号 TW287307 申请公布日期 1996.10.01
申请号 TW082102151 申请日期 1993.03.23
申请人 飞利浦电子股份有限公司 发明人 法兰西斯寇斯.艾卓安尼斯.科尼里斯.玛利亚.休夫斯
分类号 H01L21/425 主分类号 H01L21/425
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1. 一种半导体装置,包含一具有一第一导电型层形区之半导体本体,该第一导电型层形区邻接有一表面并具有一个第一接合场效电晶体(JFET),此电晶体之型式系其通道可以在与该表面平行的横向夹止,该电晶体包含有一邻接该表面的通道,并利用pn接合面与邻接的部份半导体本体作分隔,分隔出的部份即成电晶体的闸极区,其特点在于该通道包含有一在该第一型层形区中的第二导电型表面区域,同时该层形区中具有第一导电型之通道一限制表面区域。其掺杂浓度较形成该闸极区之层形区者还要高,以及在于一具有一第二导电型通道和第一导电型闸极区的第二接合场效电晶体(JFET)系与该第一接合场效电晶体相串联,该第二电晶体具有比第一电晶体要高的崩溃电压和夹止电压。2. 根据申请专利范围第1项之半导体装置,其中该第二电晶体的闸极区是由第一导电型的层形区所形成。3. 根据申请专利范围第2项之半导体装置,其中该第一及第二JFET系构成一合并JFET结构,该JFET结构具有一位于第二导电型之一源极区及一汲极区之间的连续通道以及具有一第一导电型之一连续闸极区,邻接与该源极区相交界之连续通道的第一部份之闸极区的第一部份其掺杂浓度要比位于该汲极区附近邻接该通道的第二部份之闸极区的第二部份来得高些。4. 根据申请专利范围第3项之半导体装置,其中该通道只在该层形区厚度之一部份作延展,以及就某些已知尺寸而言,具有一掺杂浓度可使该通道之第二部份实际上至少由一空乏区予以夹止,该空乏区是从该通道底部贯穿该表面之方向在通道中延展。5. 根据申请专利范围第3或4项之半导体装置,其中该闸极区系连接至该源极区。6. 根据申请专利范围第5项之半导体装置,其中该源极区系连结到另外一个JFET型电晶体的源极区,该电晶体的通道是第一导电型且是由该第一导电型层形区的一部份来形成的。图示简单说明:图1是依本发明的半导体装置之部份平面视图;图2是此装置在图1中Ⅱ-Ⅱ线的剖面图;图3是此装置在图1中Ⅲ-Ⅲ线的剖面图;和图4显示据此发明的另一半导体装置的实际例,部份是剖
地址 荷兰