发明名称 | 利用打线选择以节省熀位的积体电路 | ||
摘要 | 本创作系有关于一种利用打线选择以节省脚位的积体电路,其系将积体电路上,用以选择执行不同用途的特定接线垫先经由一内建电阻再连接至电源电位(或是地电位),以选择积体电路执行一特定用途,然后若必须选择积体电路执行另一特定用途,则在前述特定接线垫和积体电路上的一接地接脚(或是电源接脚)再打线连接即可。由此可知,利用打线与否,即可设定前述之特定接线垫为高电位或是低电位,而积体电路根据在特定接线垫上不同的电位状态,即可选择执行不同的用途。 | ||
申请公布号 | TW297552 | 申请公布日期 | 1997.02.01 |
申请号 | TW085204734 | 申请日期 | 1994.04.11 |
申请人 | 联华电子股份有限公司 | 发明人 | 魏志展 |
分类号 | H01L23/48 | 主分类号 | H01L23/48 |
代理机构 | 代理人 | 詹铭文 台北巿罗斯福路二段一○○号七楼之一 | |
主权项 | 1. 一种利用打线选择以节省脚位的积体电路,包括:复数个接脚,在前述复数个接脚中至少具有一接地接脚;一特定接线垫,经由设定前述特定接线垫之电位状态,可控制积体电路选择执行不同之用途;及一内建电阻;藉以使前述特定接线垫经由前述内建电阻连接至一电源电位,以选择积体电路执行一特定用途,或可在前述特定接线垫和前述接地接脚间再打线连接,以选择积体电路执行另一特定用途。2. 一种利用打线选择以节省脚位的积体电路,包括:复数个接脚,在前述复数个接脚中至少具有一电源接脚;一特定接线垫,经由设定前述特定接线垫之电位状态,可控制积体电路选择执行不同之用途;及一内建电阻;藉以使前述特定接线垫经由前述内建电阻接地,以选择积体电路执行一特定用途,或可在前述特定接线垫和前述电源接脚间再打线连接,以选择积体电路执行另一特定用途。图示简单说明:第1图系绘示习知架构之图式;第2a图系说明本创作之一较佳实施例的图式; | ||
地址 | 新竹科学工业园区工业东三路三号 |