主权项 |
1. 一种积体电路之锚型接触窗(Anchored Contact)的制造方法(Method),系包含下列步骤:在半导体基板上沉积第一介电层(First Dielectric)、第二介电层(Second Dielectric)与第三介电层(ThirdDielectric);利用微影技术形成光阻图案(Photoresist Pattern);利用蚀刻技术蚀去所述『第一介电层』、『第二介电层』和『第三介电层』以形成接触窗(Contact);均向性的蚀刻(Isotropical Etch)一部份的所述『第二介电层』以在所述『第一介电层』和『第三介电层』之间形成空腔(Cavity);去除所述『光阻图案』,以形成具有中间宽、上下窄之几何形状之锚型接触窗(Anchored Contact)。2. 如申请专利范围第1项之方法,其中所述『半导体基板』含有电晶体、电阻器、电感器、电容器和各种薄膜。3. 如申请专利范围第1项之方法,其中所述『第一介电层』是无搀杂的二氧化矽(Undoped Silicon Dioxide),其厚度介于800到1200埃之间。4. 如申请专利范围第1项之方法,其中所述『第二介电层』是搀杂的二氧化矽(Doped Silicon Dioxide),其厚度介于2500到3500埃之间。5. 如申请专利范围第1项之方法,其中所述『第三介电层』是无搀杂的二氧化矽(Undoped Silicon Dioxide),其厚度介于5000到6000埃之间。6. 如申请专利范围第1项之方法,其中所述『均向性的蚀刻』是利用NH@ss4OH/H@ss2O@ss2溶液或电浆蚀刻技术。7. 一种积体电路之锚型接触窗(Anchored Contact)的制造方法(Method),系包含下列步骤:在矽半导体基板上形成『金氧半场效电晶体』,所述『金氧半场效电晶体』包含有闸氧化层(Gate Oxide)、闸电极(Gate Electrode)与源极/汲极(Source/Drain);形成第一介电层(First Dielectric)、第二介电层(Second Dielectric)与第三介电层(Third Dielectric);利用微影技术形成光阻图案(Photoresist Pattern);利用蚀刻技术蚀去所述『第一介电层』、『第二介电层』和『第三介电层』以形成接触窗(Contact);均向性的蚀刻(Isotropical Etch)一部份的所述『第二介电层』以在所述『第一介电层』和『第三介电层』之间形成空腔;去除所述『光阻图案』,以形成具有中间宽、两端窄之几何形状之锚型接触窗(Anchored Contact);形成一层障碍金属层(Barrier Metal);形成一层钨金属;利用蚀刻技术对所述『钨金属』进行单向性的回蚀刻(Anisotropical Etchback),以在所述『锚型接触窗』形成钨闩柱(Tungsten Plug);形成一层铝合金(Aluminum Alloy),并利用微影技术与蚀刻技术蚀去所述『铝合金』和『障碍金属层』。8. 如申请专利范围第7项之方法,其中所述『第一介电层』是无搀杂的二氧化矽(Undoped Silicon Dioxide),其厚度介于800到1200埃之间。9. 如申请专利范围第7项之方法,其中所述『第二介电层』是搀杂的二氧化矽(Doped Silicon Dioxide),其厚度介于2500到3500埃之间。10. 如申请专利范围第7项之方法,其中所述『第三介电层』是无搀杂的二氧化矽(Undoped Silicon Dioxide),其厚度介于5000到6000埃之间。11. 如申请专利范围第7项之方法,其中所述『均向性的蚀刻』是利用NH@ss4OH/H@ss2O@ss2溶液或电浆蚀刻技术。图示简单说明:图1是先前技艺(Prior Art)的制程剖面示意图。 |