| 主权项 |
1. 一种半导体装置,含有:一导电区(25e/26a),提供一接触表面于其上;一隔离区(24),与该导电区相邻;以及一接触结构(28/29/30)与该导电区电气连接;其特征为:该隔离区(24)含一上表面,其与该接触表面共平面,且,该接触结构(28/29/30)系位于该导电区(25e/26a)之一部份与该隔离区(24)之一部份之上。2. 一种半导体装置,其系制造于一半导体基体(20)之上,含有:一埋入隔离结构(24),埋入于该半导体基体(20)的一表面部份中,且含一由第一绝缘体形成的上层(23),该埋入隔离结构在该半导体基体(20)中界定至少一主动区;至少一电路元件(25),包含在该至少一主动区中形成之一导电区(25e/26a),且与该埋入隔离结构(24)相邻近;一交互位阶绝缘层(27),由一第二绝缘物质所形成,延伸于该半导体基体上,且含一接触孔(27a);一接触结构(28/29/30),形成于该接触孔(27a)中,且与导电区25e/26a电气连接;以及一接线条(31),延伸于该交互位阶绝缘层上,且经该接触结构与该导电区电气连接,其特征为:该第二绝缘体与该第一绝缘体不同以使上层可做为蚀刻停止剂,且,该交互位阶绝缘层(27)曝露该导电区(25e/26a)的一部份与该埋入隔离结构(24)之上层(23)的一部份于该接触孔(27a),以使该接触结构(28/29/30)可保持与该导电区的该部份及该埋入隔离结构上层之该部份相接触。3. 如申请专利范围第2项之半导体装置,其中该导电区(25e/26a)的一部份与该接触结构(28/29/30)相互重叠至少0.15微米。4. 如申请专利范围第2项之半导体装置,其中导电区含一在该至少一主动区形成的杂质区(25e),及在该杂质区(25e)上成薄片状的耐火金属层(26a)。5. 如申请专利范围第4项之半导体装置,其中该杂质区(25e),该耐火金属层(26a)以及该半导体基体(20)为一掺杂第一掺杂杂质的矽区,一钛矽化物层及一矽层具备一第二掺杂杂质加以掺杂,其导电形式与第一掺杂杂质相反。6. 如申请专利范围第2项之半导体装置,其中该埋入隔离结构(24)包含该矽氮化物之上层(23)及在该上层之下的二氧化矽之一下层(22);以及该交互位阶绝缘层包含一二氧化矽之下层,保与该导电区(26a)及该埋入隔离结构(24)的上层(23)相接触。7. 如申请专利范围第2项之半导体装置,其中该接触结构包含:一耐火金属矽化物层(28)其图样可在该交互位阶绝缘层(27)的内表面上延伸,且在该接触孔(27a)中形成一第一凹槽;一埋入层(29)在该耐火金属矽化物层上形成薄片层,用于在该第一凹槽中形成一第二凹槽(28a);以及一导体插塞(30),填充于该第二凹槽中。8. 如申请专利范围第7项之半导体装置,其中该导电区含一杂质区(25e),在该至少一主动区中形成,且含一在该杂质区(25e)上成薄层的钛矽化物层(26a);以及该接触结构包含一第二钛矽化物层(28),其图样在该交互位阶绝缘层(27)的内表面上延伸,且在该接触孔中形成一第一凹槽,一在该第二钛矽化物层上成薄片层的钛氮化物层(29),用以在该第一凹槽中形成一第二凹槽,及充填该第二凹槽的钨插塞(30)。9. 一种制造半导体装置之方法,包含下列步骤:制造一导体(25e/26a)区及一隔离区(24),两者实质地相互共平面;以及形成一接触结构(28/29/30),保持与该导电区之一部份及该隔离区之一部份相接触。10. 一种制造半导体装置之方法,包含下列步骤:a) 制备一半导体基体(20);b) 形成一埋入该半导体基体之表面部份中的埋入隔离结构(24)且含一在第一绝缘体上形成的上层(23);c) 形成至少一电路元件(25),包含一在该半导体基体之另一表面部份上形成的导电区(25e/26a),且与该埋入隔离结构之上层相邻;d) 应用一交互位阶绝缘层(27)覆盖该埋入隔离结构(24)之上层(23)及该至少一电路元件(25),该交互位阶绝缘层(27)由一与第一绝缘体不同的一第二绝缘体所形成;e) 使用一从该第一绝缘体及该第二绝缘体之间所选出的蚀刻剂选择性地蚀刻该交互位阶绝缘层(27),以形成一接触孔(27a),该导电区(25e/26a)的一部份及该埋入隔离结构(24)之上层(23)的一部份曝露在该接触孔(27a)中;f) 在该接触孔(27a)中形成一接触结构(28/29/30),以维持与该导电区(25e/26a)之该部份及该埋入隔离结构(24)之上层(23)的该部份相接触;以及e) 形成一接线条(31),经该接触结构(28/29/30)与该导电区(25e/26a)电气连接。11. 如申请专利范围第10项之方法,其中步骤(b)含次步骤如下:b-1) 在该半导体基体(20)的该表面部份形成一沟槽(21);b-2) 在一曝露表面上沉积一下层,使得从在该半导体基体(20)上之沟槽(21)膨胀;b-3) 均匀蚀刻该下层,以再次曝露该半导体基体,该下层之一部份留在该沟槽(21)之底部部份;b-4) 在该沟槽与该半导体基体(20)中之该下层之部份(22)上沉积该第一绝缘体;以及b-5) 磨光该第一绝缘体,直到该半导体基体再度曝露为止,以使该第一绝缘体之上层(23)可在该下层之部份(22)形成一薄片层。12. 如申请专利范围第10项之方法,其中该步骤c)包含下列次步骤:c-1) 在该半导体基体(20)的另一表面部份中形成一杂质区(25e);c-2) 沉积一耐火金属层(26),其在该杂质区(25e)上延伸;c-3) 转换该耐火金属层(26)的一部份,而保持该杂质区(25e)与该耐火金属矽化物层(26a)相接触;以及c-4) 选择性地将该耐火金属层(26)的另一部份(26b)移除,以将该耐火金属矽化物层(26a)留在该杂质区(25e)上,该杂质区(25e)与该耐火金属矽化物层(26a)结合形成该导电区。13. 如申请专利范围第10项之方法,其中该导电区包含一在该另一表面部份中形成的一杂质区(25e)以及一在该杂质区(25e)上成薄片层的第一耐火金属矽化物层(26a);该步骤f)包含下列次步骤:f-1) 依形态在该交互位阶绝缘层(27)的一内表面上沉积一第二耐火金属矽化物层(28),以在该接触孔(27a)上形成一第一凹槽;f-2) 依形态在该耐火金属矽化物层上沉积一障壁层(29),以在该第一凹槽中形成一第二凹槽;f-3) 在该障壁层上沉积一耐火金属层,使其从该第二凹槽处膨胀;以及f-4) 均匀移除该耐火金属,以留下一耐火金属插塞(30)于该第二凹槽中。14. 如申请专利范围第10项之方法,其中该导电区(25e/26a)之该部份至少曝露于该接触孔0.15微米。15. 如申请专利范围第10项之方法,其中该第一绝缘体与该第二绝缘体系钛矽化物与二氧化矽。16. 如申请专利范围第12项之方法,其中该埋入隔离结构(24)的上层,当该交互位阶绝缘层(27)被选择性地加以蚀刻以形成该接触孔(27a)时,可作为一蚀刻停止剂。17. 如申请专利范围第16项之方法,其中该耐火金属矽化物层(26a)及该埋入隔离结构(24)在其上表面终止该蚀刻。图示简单说明:图1A至1D系示出第一习知技术方法程序的截面图,该方法用于制造一半导体积体电路装置;图2A与2B系示出第二习知技术方法程序的截面图,该方法用于制造一半导体积体电路装置;图3系日本专利未审查申请案,第61-224414号中以时间表示的钛矽化物之延伸长度;图4A至4D系示出用于制造一根据本发明半导体装置之方法程序的截面图;及图5系示出以杂质区及接触孔间的重叠长度表示之一接触 |
