| 主权项 |
1.一种周期产生装置,主要在,将规定周期之周期信号供给至型样(pattern)发生器,来决定从此型样发生器供给至被测试半导体器件之测试型样信号之周期,同时亦由上述型样发生器所供给之定时设定资料,来规定上述周期信号之周期之周期产生装置,而备有:将基准时钟右以计数之计数器;及预先储存有复数之周期资料,而从上述型样发生器被输出之上述定时设定资料作为住址信号被供给,并输出由此位址信号被接达之周期资料之周期记忆器;及将上述计数器之计数値与从上述周期记忆器被说明之周期资料加以比较,当检出此等计数値与周期资料为符合(coincidence)时,输出符合信号之符合检出机构;及具有记忆被供给于上述周期记忆器之上述定时设定资料之复数段数之暂存器,而构成每于发生周期信号时顺次将定时设定资料逐段加以步进之管线(pipeline)之移位暂存器;等为构成之周期产生装置中;其特征为具备有:各被设在构成上述移位暂存器之复数暂存器之各前段之转换机构:及将此等转换机构控制成:于上述符合检出机构输出符合信号之状态下被转换成:将被记忆于各转换机构前段之暂存器之定时设定资料,与上述基准时钟同步送入于下一段之暂存器之状态;而在上述符合信号未被输出之状态下,则被转换成:将被记忆于上述各暂存器之定时设定资料,与上述基准时钟同步及馈于自己之输入端子之状态等之控制机构:而在上述符合信号未被输出之状态下,则将被记忆于上述各暂存器之定时设定资料加以保持;等为构成者。2.如申请专利范围第1项所述之周期产生装置中;其特征为:构成上述移位暂存器之复数之暂存器乃各为D型正反器;上述各转换电路,则为具有:两个输入端子及一个输出端子以及一个控制端子等之多工器;各多工器亦被构造成:在其控制端子未被供给上述符合信号时,一方之输入端子乃被连接在输出端子,而在各多工器之控制端子有上述符合信号被供给时,则另一方之端子乃被连接于输出端子等之构成;在各正反器之触发器端子,亦有上述基准时钟被供给其中,而其输入端子则有前后之多工器之输出端子被连接其上,其输出端子亦被连接在前段之多工器之一方之输入端子及下一段之多工器之另一方之输入端子;而在初段之多工器之另一方之输入端子,则有上述定时设定资料被输入,从终段之正反器之输出端子,则有定时设定资料被输出至上述周期记忆器;等为构成者。3.如申请专利范围第1项所述之周期产生装置中,其特征为:在上述周期记忆器之后段,乃具有:将将上述周期记忆器读出之周期资料加以记忆之复数段数之暂存器,并设置有将被读出之周期资料顺次逐段加以步进之构成管线之第2移位暂存器;以及在构成此移位暂存器之各暂存器之前段则各设有转换机构;进一步,亦设有:将各转换机构控制成:上述符合检出机构输出符合信号之状态下被转换成:将被记忆于各转换机构之前段之暂存器之周期资料,与上述基准时钟同步送入下一段之暂存器之状态,而在上述符合信号未被输出之状态下,则被转换成:将被记忆在上述各暂存器之周期资料,与上述基准时钟同步,反遗于自己之输入端子之状态等之控制机构;并且在上述符合信号未被输出之状态下,则将被记忆于上述各暂存器之周期资料加以保持;等为构成者。4.如申请专利范围第3项所述之周期产生装置中,其特征为:构成上述第2移位暂存器之复数之暂存器,乃各为D型正反器;被各设在此等暂存器前段之上述各转换电路,则为具有两个输入端子及一个输入端子及一个控制端子等之多工器;各多工器则被构造成:其控制端子未被供给上述符合信号时,其一方之输入端子乃被连接至输出端子,而在各多工器之控制端子有上述符合信号被供给时,则其另一方之输入端子乃被连接在输出端子等之构成:并且,在各正反器之触发器端子,乃供给有上述基准时钟,其输入端子则被连接在前段之多工器之输入端子,其输出端子亦被连接在前段之多工器之一方之输入端子及下一段之多工器之另一方之输入端子;而初段之多工器之另一方之输入端子亦有从上述周期记忆器被读出之周期资料被输入,终段之正反器之输出端子则有周期资料被输出至上述符合检出机构;等为构成者。图示简单说明:图1表示本发明之周期产生装置之一实施例之概略构成之方块图。图2表示使用于图1所示实施例之移位暂存器之详细构成之方块图。图3说明图2所示移位暂存器之动作所用之波形图。图4表示以往IC测试器一例之概略构成之方块图。图5使用于以往之IC测试器之周期产生装置之一例之概略构成之方块图。图6说明图6所示周期产生装置之动作所用之波形图。图7备有以往重定时机构之周期产生装置之一例之方块图。图8表示使用于以往IC测试器之周期产生装置所用之重设定机构之一例之电路连接图。图9说明图8所示重定时机构之缺点所用之波形图。图10说明在图8所示重定时机构中除去延迟元件时之缺点所用之波形图。图11表示使用于以往IC测试器之周期产生装置所用之重设定机构之其他例子之电路连接图。 |
