| 主权项 |
1.一种「以多层PC板构成之凹穴积体电路基材制程」追加一,其包括有:一由PC板构成多层基板之步骤,并于表层基板形成中央穿槽之步骤;一于内层基板表、底面设以线路之步骤;一于内层基板表、底面之线路上涂布胶层之步骤;一于表面基板表面设以由铜箔片构成屏蔽层之步骤;一使各层基板及屏蔽层对应叠合之步骤;一令各叠合基板与屏蔽层进行压合,使其相互结合之步骤;一于各层基板钻设梢孔并进行穿孔电镀之步骤;一对各层基板进行外层加工之步骤;一由表层基板穿槽处进行蚀刻以形成凹穴之步骤;以上述步骤将以多层PC板构成一积体电路之基材。2.如申请专利范围第1项所述「以多层PC板构成之凹穴积体电路基材制程」追加一,在设置屏蔽层步骤中,系于表层基板表面涂布于胶层,以结合屏蔽层。3.如申请专利范围第1项所述「以多层PC板构成之积体电路基材制程」追加一,该外层加工包括:层电路乾膜加工、外层电路镀铜、外层电路蚀刻铜膜、外层电路去光阻膜、焊垫选择性处理及最后测试等步骤;其中在外层电路蚀刻铜膜步骤可同时将屏蔽层去除。图示简单说明:第一图:系本发明之各层基板平面示意图。第二图:系本发明内层基板之加工示意图。第三图:系本发明各层基板叠构压合之平面示意图。第四图:系本发明各层基板经裁边后之平面示意图。第五图:系本发明各层基板经蚀刻后形成凹穴之示意图。第六图:系本发明各层基板经钻孔后之平面示意图。 |
