发明名称 快闪电子拭除式可程式唯读记忆体细胞元及其制法
摘要 本发明提出一种快闪电子拭除式可程式唯读记忆体细胞元,特别是可以利用一道浮动闸极的光罩,以蚀刻制程制定第一复晶矽膜,注入杂质离子形成源极与汲极,并形成在通道的方向上延伸的控制闸极,以此来缩小尺寸大小的细胞元。此外,本发明也提出了一种特殊的结构,避免矽基板在自我对准的蚀刻制程中被凹削 ( undercut ) ,可提高装置的可靠性。
申请公布号 TW306069 申请公布日期 1997.05.21
申请号 TW085104591 申请日期 1996.04.17
申请人 现代电子工业股份有限公司 发明人 安在春
分类号 H01L27/115 主分类号 H01L27/115
代理机构 代理人 陈惠蓉 台北巿松德路一七一号二楼
主权项 1.一种快闪EEPROM细胞元阵列,系包含:数个浮动闸极,成列成行地排列在一面矽基板上;数个控制闸极,成列并连续地位在该浮动闸极与矽基板之;数个隔绝区,在该矽基板内,其中该隔绝区位在该各行浮动闸极之间;以及数个源极与汲极线,在该矽基板内,其中该源极与汲极线位在该控制闸极底下,并位在各列浮动闸极之间2.根据申请专利范围第1项的快闪 EEPROM 细胞元阵列,其中当该矽基板是P型时,该源极与汲极线是N型,而该隔绝区是P型。3.根据申请专利范围第1项的快闪EEPROM细胞元阵列,其中当该矽基板是N型时,该源极与汲极线是P型,而该隔绝区是N型。4.根据申请专利范围第1项的快闪EEPROM细胞元阵列,其中该源极与汲极线在该细胞元阵列中没有接触。5.一种快闪EEPROM细胞元的制造方法,其步骤系包含:在一面矽基板上连续沉积一层隧道氧化膜、一层第一复晶矽膜、与一层介电膜;连续制定该介电膜、第一复晶矽膜、与隧道氧化膜的图案;注入第一杂质离子,形成源极和汲极区;氧化该源极和汲极区,形成一层氧化膜;在所得的结构上沉积一层第二复晶矽膜;连续制定该第二复晶矽膜选定的区域、制定过图案的介电膜、第一复晶矽膜、与隧道氧化膜,形成一个浮动闸极与控制闸极彼此堆叠的细胞元阵列,并且该控制闸极是往垂直于该源极与汲极的方向延伸;以及在该矽基板内选定的区域中,注入第二杂质离子,形成细胞元隔绝区。6.根据申请专利范围第5项的方法,其中当该矽基板是P型时,该源极与汲极线是N型,而该隔绝区是P型。7.根据申请专利范围第5项的方法,其中当该矽基板是N型时,该源极与汲极线是P型,而该隔绝区是N型。8.根据申请专利范围第5项的方法,其中该源极与汲极区形成时,当该矽基板P型时,系注入高浓度的N型杂质离子,而该细胞元隔绝区(18)形成时,系注入高浓度P型杂质离子。9.根据申请专利范围第8项的方法,其中该N型杂质离子是砷。10.根据申请专利范围第8项的方法,其中该P型杂质离子是硼。图示简单说明:图1A至图1C的剖面图,说明了传统具有堆叠式闸极结构的快闪EEPROM细胞元的制造方法;图2是说明图1A至图1C的配置(layout)图;图 3A 至图 3C 剖面图,说明了本发明具有堆叠式闸极结构的快闪 EEPROM 细胞元的制造方法;以及;图4的配置图说明了本发明制造快闪EEPROM细胞元的方法。
地址 韩国