| 主权项 |
1.一种方法用以形成一多层多晶矽电阻器于一积体电路中包含:形成一绝缘层于一半导体基体上;形成一第一多晶矽层于该绝缘层之上,该第一多晶矽层在第一沉积温度下被形成;至少直接形成一第二多晶多层于该第一多晶矽层之上,该第二多晶矽层是在第二沉积温度下被形成,该第二沉积温度不等于该第一沉积温度。2.如申请专利范围第1项之方法,其中介于第一沉积温度与第二沉积温度之温度差异至少为10度摄氏温度。3.如申请专利范围第2项之方法,其中该第一沉积温度大约为450至大约620度摄氏温度。4.如申请专利范围第2项之方法,其中该第二沉积温度大约为450至大约620度摄氏温度。5.如申请专利范围第2项之方法,其中该第一多晶矽层之厚度大约为50至5000埃。6.如申请专利范围第2项之方法,其中该第二多晶矽层之厚度大约为50至5000埃。7.如申请专利范围第2项之方法,其中该第一沉积温度大于该第二沉积温度。8.如申请专利范围第2项之方法,其中该第二沉积温度大于该第一沉积温度。9.如申请专利范围第2项之方法,其中该第一多晶矽层及第二多晶矽层系透过一化学气相沉积(CVD)程式而被形成,其乃使用一选自矽烷及二矽烷之一矽来源物质而形成者。10.如申请专利范围第1项之方法更包括含形成一对传导掺杂多晶矽端点于该多层多晶矽电阻器上。11. 如申请专利范围第10项之方法,其中该对传导掺杂多晶矽端点系透过一高剂量离子植入程式而被形成。12.如申请专利范围第11项之方法,其中该高剂量离子植入程序使用一掺杂物离子,以大约1E14至1E16个离子每平方公分之剂量,及大约10至200千电子伏特之离子植入能量被植入,该掺杂物离子系由砷离子,硼离子,二氟化硼离子,及磷离子所组成之掺杂物离子群中选出。13.一种用于一积体电路中之一多层多晶矽电阻器包含一第一多晶矽层形在一绝缘层上,而该绝缘层位于一半导体基体上,该第一多晶矽层在第一沉积温度下被形成;至少一第二多晶矽层被直接的形成在该第一多晶矽层上,该第二多晶矽层在第一第二沉积温度下被形成,该第二沉积温度不等于该第一沉积温度。14.如申请专利范围第13项之电阻器,其中介于第一沉积温度与第二沉积温度间之温度差至少为10度摄氏温度。15.如申请专利范围第14项之电阻器,其中该第一多晶矽层大约有50至5000埃厚,而该第一沉积温度大约为450至620度摄氏温度。16.如申请专利范围第14项之电阻器,其中该第二多晶矽层大约有50至5000埃厚,而该第二沉积温度大约为450至620度摄氏温度。17.如申请专利范围第14项之电阻器,其中该第一多矽层是以高于第二多晶矽层形成之温度而被形成。18.如申请专利范围第14项之电阻器,其中该第二多矽层是以高于第一多晶矽层形成之温度而被形成。19.如申请专利范围第13项之电阻器更包含该电阻器之一对传导端点,该对传导端点系透过一高剂量离子植入程式,而以大约1E14至1E16离子每平公分之剂量,及大约10至200千电子伏特之离子植入能量而被形成,该高剂量离子是使由砷离子,硼离子,二氟化硼离子,及磷离子所组成之掺杂物离子群中所选出之一掺杂物离子而被植入。图示简单说明:图一a及图一b显示出形成在一积体电路内之一习用的多晶矽电阻器之概略剖面图。图二a及图二b显示出形成在一积体电路内之本发明的一高电阻系数之多晶矽电阻器之概略剖面图。图三显示出形成在一积体电路内之本发明的一高电阻系数之多晶矽电阻器之概略平面图。 |
