| 主权项 |
1.一种半导体结构,包含有:一电晶体,具有一闸极,该闸极包含有一薄电介质层和一个各别的闸极导电部片段,该闸极导电部系大致沿着该薄电介质层延伸的;以及一连接部,与该片段式闸极导电部相接触,该连接部系一导电的分隔轨条。2.根据申请专利范围第1项所述之半导体,其中该导电分隔轨条的宽度等于或小于一个最小尺寸。3.根据申请专利范围第1项所述之半导体,其中该闸极导电部包含聚矽材料,而该连接部则包含有低电阻率材料。4.一种动态随机存取记忆体晶格,包含有:一电晶体,具有一闸极,该闸极包含有一薄电介质层和一个各别的闸极导电部片段,该闸极导电部系大致沿着该薄电介质层延伸的;以及一字元线,与该片段式闸极导电部相接触,该字元线系一导电的分隔轨条。5.根据申请专利范围第6项所述之动态随机存取记忆体晶格,其中该导电分隔轨条的宽度等于或小于一个最小尺寸。6.根据申请专利范围第4项所述之动态随机存取记忆体晶格,进一步包含有:一通过字元线,其系一导电分隔轨条;一个位在该字元线与该通过字元线之间的第一相关空间,该第一相关空间系小于一个最小尺寸。7.根据申请专利范围第4项所述之动态随机存取记忆体晶格,其中该晶格之长度小于4个最小尺寸。8.根据申请专利范围第7项所述之动态随机存取记忆体晶格,其中该晶格之长度约为2.5个最小尺寸。9.根据申请专利范围第6项所述之动态随机存取记忆体晶格,进一步包含有:一沟,其内具有一电容:该各别的闸极导电部片段系邻接于该沟;以及该字元线及该通过字元线系延伸至该沟的上方。10.根据申请专利范围第9项所述之动态随机存取记忆体晶格,其中该晶格之长度系小于4个最小尺寸,该晶格的面积是自约5至8个最小平方单位,该闸极导电部包含有聚矽材料,而该字元线包含低导电率材料。11.根据申请专利范围第4项所述之动态随机存取记忆体晶格,其中该闸极导电部包含聚矽材料,而该连接部包含有低电阻率材料。12.根据申请专利范围第4项所述之动态随机存取记忆体晶格,其中该晶格进一步包含有一沟电容。13.根据申请专利范围第4项所述之动态随机存取记忆体晶格,其中该闸极的长度约为一个最小尺寸。14.根据申请专利范围第4项所述之动态随机存取记忆体晶格,其中该晶格的面积是自约5至约8个最小平方单位。15.根据申请专利范围第4项所述之动态随机存取记忆体晶格,其中该晶格是一个具有摺叠式位元线架构之阵列的一部份。16.一种制造半导体结构的方法,该方法包含有下列步骤:a)形成电晶体之闸极,该闸极包含有一薄电介质层和一个各别的闸极导电部片段;b)在该闸极导电部上形成一侧壁;以及c)形成一导电材料部,邻接于该侧壁,并和该闸极导电部相接触;以及d)将该导电材料部做方向性蚀刻处理,以形成一导电分隔轨条连接部。17.根据申请专利范围第16项所述之方法,其中该导电分隔轨条连接部系一字元线,而该半导体结构是一动态随机存取记忆体晶格。18.根据申请专利范围第17项所述之方法,进一步包含有一个邻接于该字元线分隔轨条连接部的第一相关空间。19.根据申请专利范围第18项所述之方法,其中该第一相关空间具有次最小尺寸。20.根据申请专利范围第16项所述之方法,其中该闸极导电部的长度及宽度约等于一个最小尺寸。21.根据申请专利范围第16项所述之方法,其中该步骤(b)包含有形成一心部,并在该心部内蚀刻出一沟的步骤,而该沟具有一个位在该闸极导电部上方的侧壁。22.根据申请专利范围第21项所述之方法,其中该心部是由本质聚矽材料所形成的。23.根据申请专利范围第16项所述之方法,其中在该步骤(a)中,该闸极导电部是大致上与该薄电介质层一起延伸的。图示简单说明:图一是一顶视图,显示出一对习用动态随机存取记忆体晶格的配置。图二-六是剖面,显示出制造本发明动态随机存取记忆体晶格之制程的步骤。图七是一顶视图,显示本发明之动态随机存取记忆体晶格及其阵列之一部份的配置。 |
