| 主权项 |
1.一种电浆处理方法,系为针对使用电浆处理被形成在半导体基板上的多层或是单层Al配线之电浆处理方法,其特征为:以电磁波使其产生电浆而处理试料之际,在成为放电领域的真空容器之内部至少一部分设置含有碳的物质。2.一种电浆处理方法,系为针对使用电浆处理被形成在半导体基板上的多层或是单层Al配线之电浆处理方法,其特征为:以含有炭的物质盖覆成为放电领域的真空容量之内面的至少一部分。3.一种电浆处理方法,系为针对使用电浆处理被形成在半导体基板上的多层或是单层Al配线之电浆处理方法,其特征为:以含有炭的物质盖覆设置被处理物的试料台表面之至少一部分。4.一种电浆处理方法,系为针对使用电浆处理被形成在半导体基板上的多层或是单层Al配线之电浆处理方法,其特征为:在成为放电领域的真空容器之内部至少一部分设置炭化矽(SiC)。5.一种电浆处理装置,系为针对使用电浆处理被形成在半导体基板上的多层或是单层Al配线之电浆处理方法,其特征为:以炭化矽(SiC)盖覆成为放电领域的真空容器之内部至少一部分。6.一种电浆处理装置,系为针对使用电浆处理被形成在半导体基板上的多层或是单层Al配线之电浆处理装置,其特征为:以炭化矽(SiC)盖覆设置被处理物的试料台之表面至少一部分。7.一种蚀刻处理方法,系为针对使用电浆的积层金属配线膜之蚀刻处理,其特征为:在成为放电领域的真空容器之内部至少一部分设置含有炭之物质。8.一种蚀刻处理方法,系为针对使用含有卤原子之气体之积层金属配线膜之蚀刻处理,其特征为:以含有炭的物质盖覆成为放电领域的真空容器之内部至少一部分。9.一种电浆处理方法,系为针对使用含有卤原子之气体之电浆的积层金属配线膜之蚀刻处理,其特征为:以含有炭的物质盖覆设置被处理物的试料之表面至少一部分。10.一种蚀刻处理方法,系为针对使用含有卤原子的气体之电浆的积层金属配线膜之蚀刻处理,其特征为:在成为放电领域的真空容器之内部表面至少一部分设置炭化矽(SiC)。11.一种蚀刻处理方法,系为针对使用含有卤原子的气体之电浆的积层金属配线膜之蚀刻处理,其特征为:以炭化矽(SiC)盖覆成为放电领域的真空容器之内部表面至少一部分。12.一种蚀刻处理方法,系为针对使用含有卤原子的气体之积层金属配线膜之蚀刻处理,其特征为:以炭化矽(SiC)盖覆设置被处理物的试料台之表面至少一部分。13.一种配线材料的蚀刻方法,系为针对使用电浆蚀刻被形成在半导体基板上的多层或是单层Al配线之方法,其特征为:为使蚀刻之处理气体,用以BC13.C12.CHC13或是其他的CxHyC1z(x,y,z=0-8)、CxHyBrz(x,y,z=0-8)气体当中的至少一种以上;及Ar、Xe、Kr气体当中的至少1种以上之混合气体作蚀刻。14.如申请专利范围第13项的配线材料之蚀刻方法,其中将蚀刻室的壁面温度控制在80-250℃范围内的所定温度,以BC13.C12.及CHC13或是其他的CxHyC1z(x,y,z=0-8)、CxHyBrz(x,y,z=0-8)气体当中的至少一种以上;及Ar、Xr、Kr气体当中的一种以上之混合气体,电浆蚀刻单层Al配线。15.如申请专利范围第13项的配线材料之蚀刻方法,其中对于前述BC13.C12及CHC13或是其他的CxHyClz(x,y,z=0-8)气体的混合气体之质量流量比为Cl2:100,而BCl3及CHCl3或是其他的CxHyClz(x,y,z=0-8)或是CxHyBrz(x,y,z=0-8)及Ar、Xe、Kr气体分别为5-50.1-20.50-500之比,将有机抗蚀膜作为遮罩而蚀刻多层或是单层Al配线。16.如申请专利范围第13或14项的配线材料之蚀刻方法,其中以含有O2的气体放电清净进行前述蚀刻之室内部后,连续蚀刻复数枚的半导体基板上之多层或是单层Al配线。17.如申请专利范围第13项的配线材料之蚀刻方法,其中前述多层Al配线为积层Al-Cu合金层及TiN膜、TiW膜、W膜、Ti膜的任何一种之蔽障金属而成。18.一种半导体装置之制造方法,系为针对以电磁波使其产生电浆而处理试料之方法,其特征为:在成为放电领域的真空容器之内部至少一部分设置含有炭之物质的同时,为使蚀刻之处理气体,以BCl3、Cl2.CHCl3或是是其他的CxHyClz(x,y,z=0-8)、CxHyBrz(x,y,z=0-8)气体当中的至少一种以上;Ar、Xr、Kr气体当中的至少1种以上之混合气体作处理。19.一种蚀刻方法,其特征为:以补给有机物而被电晶化的处理气体,蚀刻抗蚀遮罩的面积为30%以下的具有圆案的试料。20.如申请专利范围第19项之蚀刻方法,其中前述所被蚀刻的试料具有Al系配线膜及附有图案在该膜上的抗蚀遮罩,补给前述有机物而被电浆处电浆化的处理气体为BCl3+Cl2+CH4+Ar之混合气体。21.如申请专利范围第20项之蚀刻方法,其中前述抗蚀遮罩系为1m以下的膜厚。22.如申请专利范围第21项之蚀刻方法,其中前述Al系配线膜为积层配线膜,蚀刻成线宽:0.5m以下,图案宽度:0.5m以下、深度:0.5m以上的形状。23.一种蚀刻方法,其特征为:对于晶圆面积,以添加有机物之电浆蚀刻具有被蚀刻面积为70%以上的Al系配线膜之晶圆。24.如申请专利范围第23项之蚀刻方法,其中前述有机物至少含有C,H。25.一种试料处理方法,其特征为:以BCl3+Cl2+CH4+Ar的混合气体之电浆蚀刻具有Al配线膜及附有图案在该配线膜上的抗蚀遮罩之试料,在该蚀刻后进行除去以该蚀刻所形成的侧壁保护膜之后处理。26.如申请专利范围第25项之试料处理方法,其中O2电浆清净进行前述蚀刻处理之处理室。27.一种半导体装置,其特征为:在具有被蚀刻成线宽:0.5m以下、图案宽度:0.5m以下、深度:0.5m以上的形状之Al系配线膜的积层构造配线膜之蚀刻部,形成绝缘膜而成。28.如申请专利范围第27项之半导体装置,其中前述积层构造配线膜系为以Al-Cu合金膜及TiN膜所形成。图示简单说明:第一图系为沿着半导体制造装置的真空容器内面设置表示本发明一实施例之炭化矽(SiC)的筒之例。第二图系为在被配置第一图的半导体制造装置内之被处理物(金属配线膜)的表面所发生的蚀刻反应之概念图。第三图系为以表示本发明一实施例之炭化矽(SiC)的外套盖覆半导体制造装置的试料台。第四图系为沿着半导体制造装置的真空容器内面而设置表示本发明一实施例之炭化矽(SiC)的筒之其他例。第五(a),(b),(c)图系为表示使用本发明的实施例之处理气体而蚀刻试料时的试料断面图。第六图系为使用本发明的实施例之处理气体而蚀刻试料之蚀刻装置概略图。第七图系为表示使用过去的处理气体而蚀刻Al配线时的Al配线之断面形状图。第八(a),(b)图系为表示适用本发明所制造的半导体装置的一例之断面图。 |
